fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA技术交流
› 怎么读fifo,如果以rden管脚高来控制,clk始终都有,这种方法好像不行
cctv
发表于 2011-4-2 09:19:39
怎么读fifo,如果以rden管脚高来控制,clk始终都有,这种方法好像不行
本帖最后由 fpgaw 于 2011-7-30 13:37 编辑
怎么读fifo,如果以rden管脚高来控制,clk始终都有,这种方法好像不行
哦十全_至芯学员
发表于 2011-4-2 22:47:21
fifo是先进先出的,先写后读。有空和满标志。空的时候可以写,满的时候不能再写,只能读。建议你调用个fifo的ip核,你可以查看它的时序波形图,方便你理解。
页:
[1]
查看完整版本:
怎么读fifo,如果以rden管脚高来控制,clk始终都有,这种方法好像不行