zxopenhp_01 发表于 2015-12-3 10:00:57

可综合的Verilog语法（剑桥大学，影印）

可综合的Verilog语法（剑桥大学，影印）

雷磊 发表于 2023-4-25 16:34:46

Cyclone IV 器件中的时钟网络与 PLL
http://www.fpgaw.com/forum.php?mod=viewthread&tid=84119&fromuid=54563
(出处: 集成电路技术分享)

雷1314521景 发表于 2023-5-27 09:20:09

可综合的Verilog语法（剑桥大学，影印）
http://www.fpgaw.com/forum.php?mod=viewthread&tid=84078&fromuid=59831
(出处: 集成电路技术分享)

dameihuaxia 发表于 2023-5-29 09:34:14

高级FPGA教学实验指导书－逻辑设计部分.pdf
http://www.fpgaw.com/forum.php?mod=viewthread&tid=83381&fromuid=58166
(出处: 集成电路技术分享)
页: [1]
查看完整版本: 可综合的Verilog语法（剑桥大学，影印）