zxopenhp_01 发表于 2015-12-3 10:02:33

Cyclone V器件中的时钟网络和PLL

Cyclone V器件中的时钟网络和PLL

zxopenhp_01 发表于 2015-12-27 09:39:07

FPGA工程师寒假班开班了，只需20天还你一个崭新的自己。http://www.fpgaw.com/thread-84291-1-1.html

嘿哈嘿哈哈 发表于 2023-6-16 09:01:33

Cyclone V器件中的时钟网络和PLL

dameihuaxia 发表于 2023-6-18 08:55:20

静态时序分析与逻辑设计
http://www.fpgaw.com/forum.php?mod=viewthread&tid=84503&fromuid=58166
(出处: 集成电路技术分享)
页: [1]
查看完整版本: Cyclone V器件中的时钟网络和PLL