王建飞 发表于 2016-1-30 20:42:05

Avalon总线规范

zhsj 发表于 2016-1-31 10:28:57

王老师，我想写一个模块，有三个输入，分别是Din，A，B，一个输出为Dout。当检测到A的上升沿时，不论B处于什么状态，输出Dout=Din。当检测到B的下降沿时，不论A处于什么状态，输出Dout=0。A的上升沿和B的下降沿不会同时到达。请问这个模块该怎么写？？？谢谢您了。
页: [1]
查看完整版本: Avalon总线规范