nxsl007 发表于 2017-3-25 09:28:50

有没有IP或者模块，在一个周期完成16位乘法或者加法？

有没有IP或者模块，在一个周期完成16位乘法或者加法？VHDL和Verlog

nxsl007 发表于 2017-3-25 09:59:19


有没有IP或者模块，在一个CLK完成16位乘法或者加法？VHDL和Verlog

陈飞龙 发表于 2017-3-26 12:26:17

自带的硬件乘法器就可以啊:):)

nxsl007 发表于 2017-3-27 10:20:50

陈飞龙 发表于 2017-3-26 12:26
自带的硬件乘法器就可以啊

您有QQ么？我想详细问下您

hst_zxfpga 发表于 2018-9-7 14:39:12

wire a,b;
wire c;
assign c=a*b;编译生成的报告显示，需要35个逻辑单元,自己编写的硬件乘法器只需要21个。
页: [1]
查看完整版本: 有没有IP或者模块，在一个周期完成16位乘法或者加法？