FPGA Avalon-ST接口协议
fpga Avalon总线标准规定了Avalon-MM（Memory Mapped）和Avalon-ST(Strming)两种接口。Avalon-ST接口是一种单向点对点的高速接口，主要针对的是高速数据流的传输，减少数据流处理中的瓶颈。带有Avalon-ST接口的IP核可以用来处理要求高带宽、低延迟、单向性的数据。Avalon-ST接口包含两种传输方式：普通传输方式和包传输方式。
普通传输方式：
当ready信号有效时，发送端通过data端口发送数据，valid信号指明了发送的数据是否有效。
channel为通道号，error信号为错误标识号，零值代表传输无误。
包传输方式:
在普通传输方式的基础上增加了startofpacket、endofpacket、empty三个信号，实现了了从源端口到目的端口传输数据包的支持。
Startofpacket信号用来标识包的开始
endofpacket表示包的结尾
empty代表了包结尾的补零个数
startofpacket：在所有的支持包传输接口中都是必须的，以确定包头数据传输的时钟周期。该信号的值仅在valid信号拉高时有意义。
endofpacket：在所有的支持包传输接口中都是必须的，以确定包尾数据传输的时钟周期。该信号的值仅在valid信号拉高时有意义。
startofpacket和endofpacket信号可能在同一时钟周期拉高。当两次包传输之间没有空闲周期时，startofpacket信号可以紧跟前一次包传输的endofpacket信号。
下图显示了一次源端口到目的端口的一次包传输，共传输17字节，且readyLatency参数为0。数据传输发生在第1，2，4，5，6周期，此时ready信号和valid信号均为高。在周期1，startofpacket信号为高，最开始的4个字节被发送。在周期6，endofpacket信号为高，empty信号值为3，表明发送包尾数据的4个符号中有3个为空符号。因为Avalon-ST遵守大端格式，在周期6中，数据线的高位data上为有效信号。
谢谢分享。。。。。。:lol:lol:lol:lol Avalon-ST接口是一种单向点对点的高速接口 谢谢楼主分享，avalon总线还是很实用的！:lol Avalon总线标准 谢谢楼主分享 感谢楼主辛勤分享
页:
[1]
