本帖最后由 lcytms 于 2017-10-30 09:16 编辑
0914
另外呢，也包含管道，称之为Conduit Interface。
管道是一个什么概念？
包括像IIC，像SDRAM，这些呢，都不是FPGA能够管理的。
也不是Altera能够制定的。
是片外的，off_chip。
所以说，它给出一个管道，兼容片外器件的一个接口，称之为Conduit。
但是呢，我们知道片外的器件，它是走时分双向的，读写都是一个方向。
读写都是用一个通道。这个时候需要三态。
另外还有中断。
我们做过加速器，我们知道中断。
时钟复位呢，是一个入门。
这张图，是Avalon的一个印制板的典型应用的一张介绍。
我们看看原文。
Altera的这个Avalon Interface的Specifications。
说明书。
本帖最后由 lcytms 于 2017-10-30 09:20 编辑
0915
这里面是一个使用DMA控制器和NIOS II处理器的一个具有分发架构的一个Avalon接口。
它是在印制板上的。
板子上布置有静态存储器，SSRAM，有Flash，还有DDR3。
这边呢，没有绘制完的，还有一个以太网。
在左侧。
然后呢，白色的区域是FPGA。
它用这个图标来描述。
跟李凡老师学FPGA本地接口设计：LIP基础
跟李凡老师学FPGA本地接口设计：LIP基础（20170502课堂笔记）
很高大上~~~~~~~~~~~~~
0916
标注为M的，是Avalon的MM Master，是存储器映射的主机。
我们已经说了，这是主从传输。
数据、信号，双向的，称之为主从形式。
只有单向的，称为流，streaming。
主从包含地址信息的，称之为存储器映射。
所以Avalon有存储器映射的主机，有存储器映射的从机。
另外呢，还有称之为source和sink，source和sink是ST，就是streaming，就是流传输。
流传输只有一个方向。
源是它的上游，sink译成槽，或者宿，宿端口，和源端口，上游，下游，这是ST的上游，ST的下游。
0917
并且有Cn，Cn是Avalon的Conduit，就是管道接口。
管道接口是一个打包的，兼容片外的一个笼统的接口。
并且呢，它有TC，TC是三态的管道，时分，按时间来划片的，来进行传输的。
管道当然可以分成主机和从机。
有主从方式。
另外呢，它有时钟的源，时钟的槽，CSrc，CSink。
在这张图上，它使用了NIOS II的DMA的架构。
它是内置的一个CPU。
我们看看我们后面还有没有时间来介绍一下SOC。
这个是Altera给我们免费使用的一个CPU。
当然它是主机。
0918
CPU是主机，所以有一个M，称为MM Master，是存储器映射的主机。
CPU永远是主机，然后呢，挂在它的总线上，memory map的总线上面，有串行接收器。
串行接收器对接在总线上的这个接口，Interface，是一个S接口，是一个从机接口。
还有定时器，也是从机接口，我们就说，挂在CPU总线上的外围设备，它们都有从机接口。
这里有一个三态控制的一个控制器。还有一个Flash的一个控制器。
由于静态存储器，SSRAM和Flash，使用的是公共通道。
公共通道呢，我们这边就用了一个公共通道的分发器。
这个分发器上面对接的是TCM，就是三态管道的主机。
0919
它有公共通道，就有时分了。
公共通道的TCM，就是三态管道的主机。
还有三态管道的从机。
然后呢，对接的上面的分发器的部分。
三态管道的TCS，是它的从机。
对接始终是主机指向从机。
到了这边三态管道的桥路上，Bridge。
我们之前在加速器上也介绍过桥路的概念。
桥路能够解决片外低速和片外高速之间的缓冲。
称之为桥，南桥北桥。
桥路上对接出来以后，就是Cn了。
Cn就是管道了。
Conduit，就是一个兼容片外的接口。
0920
它支持各种各样的协议，像Flash的协议，SSRAM的协议，这个都不是FPGA所能够管理的。
或者说也不是ALtera、Xilinx所能管理的。所以说它用管道来兼容。
另外呢，有一个DDR3的控制器，这个呢，我们在这有一个DDR3的控制器，这个是我们的重点。
这个控制器起什么作用呢？
CPU通过这个控制器，统一地访问DDR3，这个我们后面的课程会重点讨论。
但是这个控制器呢，挂在总线上的，仍然是一个从机。
它用Cn，conduit打包的管道接口对接DDR3。
所以说DDR3的片外的协议，是在conduit上实现的。
在下部，我们来看一下有什么。
