跟李凡老师学FPGA控制SDRAM之D06：DDR2的IP核，数据搬运模块（20170510课堂笔记）
跟李凡老师学FPGA控制SDRAM之D06：DDR2的IP核，数据搬运模块（20170510课堂笔记）用笨笔头整理课堂笔记，用以备忘，温故而知新。
整理文稿的细节处未能一一体现李凡老师讲课精髓和独特风采，有待下一步补充完善。
感谢李凡老师博大精深的学识、孜孜不倦的教诲，并敬请李凡老师原谅本人拙劣的课堂笔记。
近期精彩课程安排如下图。
实际执行可能会有所调整，谨供参考。
0905
内核逻辑通过Avalon总线，用Avalon的方式，标准的握手的方式，来访问，透明地访问SDR或者是DDR、DDR2。
SDR用于早期的IBM的兼容机，PC100，133。
这个时间并不长，因为我们知道很快就会有333的，667的，那个速度的外围设备。
0906
所以说很快呢，个人电脑这个市场就会向存储器，要更快的速度。
133不能得到满足了，那么只有在这个原来SDR的基础上，就有人提出了DDR。
SDR用一个沿来传输数据，就用这个SDR的上升沿发送数据，也用它捕获数据。
实际上我们看见，在发送端是一个相差180°的时钟，就是说在这个SDR的接收端，无论是读写，都对一个沿，对一个上升沿。
6
页:
[1]
