FPGA为什么有的IO引脚不能配置
请问各位高手，我用的EP10K30TC144-3这款FPGA，有的管脚我配置成点亮LED的时候是能用的，同样的引脚配置成数码管所需要用的IO，就不能了？？不知道是为什么呢？？我全部是选用的IO口呀？？朋友！现在的问题是，我的FPGA的IO，有的不能被配置成数码管引脚，他在编译的时候就会出错，为什么都是IO，有什么区别呢？？那么这些在设计电路的时候，怎么避开呢？？？？朋友请指点！！！ 我认为这个问题应该是IO口电平不匹配导致的。
FPGA，CPLD（你这块应该是CPLD），电压或功率应该分为两个部分：
第一个是核心电压，核心电压是FPGA内部工作时的电压，也就是你用语句生成的电路。一般这个电压比较低。1.2V-1.8V不等
第二个是IO口的电平，这个电平是通过对应Bank上面的Vcc输入的。Bank是一组IO口的集合。他的输入输出电压由bank上的IO Vcc引入，通过内部的核心逻辑来控制状态（可以想象成一个继电器~~或者一个电压转换芯片，内部逻辑电压控制通断，而输出电压为Vcc引入的标准电平。）。这个bank可以输出你输入的任意电平，比如TTL电平。Cmos电平。甚至是你制定的电平（只要你对应的电压芯片支持，FPGA可以输出任意电平。）
那么问题来了。点LED的芯片应该是Cmos的电平。2.5V，数码管的可能是TTL电平3.3V。那么就会导致数码管点不亮。 这个问题应该是IO口电平不匹配导致的。
先铺垫一下：
FPGA，CPLD（你这块应该是CPLD），电压或功率应该分为两个部分：
第一个是核心电压，核心电压是FPGA内部工作时的电压，也就是你用语句生成的电路。一般这个电压比较低。1.2V-1.8V不等（具体型号有具体的电压标准）。
第二个是IO口的电平，这个电平是通过对应Bank上面的Vcc输入的。Bank是一组IO口的集合。他的输入输出电压由bank上的IO Vcc引入，通过内部的核心逻辑来控制状态（可以想象成一个继电器~~或者一个电压转换芯片，内部逻辑电压控制通断，而输出电压为Vcc引入的标准电平。）。这个bank可以输出你输入的任意电平，比如TTL电平。Cmos电平。甚至是你制定的电平（只要你对应的电压芯片支持，FPGA可以输出任意电平。）
那么问题来了。点LED的芯片应该是Cmos的电平。2.5V，数码管的可能是TTL电平3.3V。那么就会导致数码管点不亮。
无论是FPGA或者CPLD都有一些reserve脚。比如jtag和vcc。这个你在pin planner 里面都有对应的图例的，这些保留用途的脚在早期是无法复用的。参考一下pin planner内部的管脚图例。看看各个管脚的属性。避免约束至这些脚上。 谢谢楼主了非常感谢 io引脚在分配的时候有什么规则吗 :)受教了:)
页:
[1]
