fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA资料下载
› 调用DDR IP核遇到的问题,求助!!!
zhiweiqiang33
发表于 2017-6-30 17:39:10
调用DDR IP核遇到的问题,求助!!!
大家好,我问一下如果我直接调用DDR的IP核,例如说我用Xilinx的板子,用vivado调用了MIG IP核(DDR),还需要写RAM的,上电,写,读,预充电的状态机(verilog代码)吗,还需要例化这个模块吗? 求助大神给予解决思路,谢谢!!!
d643189658
发表于 2017-8-11 19:09:38
谢谢楼主的分享
页:
[1]
查看完整版本:
调用DDR IP核遇到的问题,求助!!!