设计资源评估
设计资源评估硬件资源评估是基于FPGA设计的必需步骤之一。System Generator提供了资源评估模块，可快速地估计出设计模型所需的硬件资源。该模块位于工具模块子集中，如图7-65所列。
图7-65 资源评估模块示意图
此外，Xilinx模块库中的可综合模块都具备如图7-66所示的简易资源评估信息。由于在顶层模块中还包括大量的布局布线资源，因此，各个子模块的资源和是小于整个顶层设计所占资源的。
图7-66 Xilinx模块资源信息示意图
当设计规模比较庞大或功能复杂时，通常要采用层次化、模块化的设计方法，来降低设计难度且提高项目的可管理性。为了准确地评估资源且满足用户在各个设计阶段的不同需求，Xilinx资源评估模块也提供了不同层次的估计方法。在设计中双击资源评估模块，在“Estimate options”下拉框中可看到四种不同的评估方法，如图7-67所示。
图7-67 Xilinx模块资源方法示意图
其中不同选项的含义如下：
Estimate：估计当前层模型以及所有从属层模块的资源；
Quick：将当前层模块的所有模块资源相加，不包括从属模块的资源；
Post Map：调用ISE的布局布线工具，并根据的报告文件（Map Report File, MRP）进行资源评估；
Read Mrp：不调用布局布线工具，直接读取已完成的布局布线报告并进行参数估计。
设计资源评估 设计资源评估
页:
[1]
