夏老师寄语201707师资班（20170717）
本帖最后由 lcytms 于 2018-9-27 16:20 编辑夏老师寄语201707师资班（20170717）
清晨，为了避开上班的高峰和夏日的喧嚣与炎热，早起的夏宇闻老师从绿树成荫的北航家属区，和早早赶来的雷老师一起启程，前往位于首都机场附近的至芯科技教学基地。
在安静的教室里，夏老师和师资班的老师们亲切见面，合影留念。
叮嘱授课的李凡老师保重身体，不要太累。
紧接着夏老师前往旁边教室，和FPGA就业培训班的新老同学们亲切交谈。
特此记录，以便随时领略大师风采。
精彩片段：
我是48岁开始学Verilog，真正地把计算机全部弄清楚，还真是学了Verilog以后。
自己把小CPU设计出来，才彻底地弄明白。
原来也明白一点，汇编啊，计算机体系结构，我都明白。
触发器啊，组合逻辑什么的。
但是一个完整的系统，波形之间的关系，数据的流动，只是我自己把小CPU做完以后才明白。
所有的CPU，包括科学院高速并行的处理器，我一看，都没什么东西，都差不多。
所以真正的学习，是融化在血液里的，是通过热爱的，通过练习，通过失败。
好不好啊？
这是我跟大家交流的。
不要怕失败，失败就是成功之母。
你应该有点压力，但是这个压力不会把你压垮。
而是不断地鼓励你前进。
如果一点压力没有，你该混日子了。
00
。。。我记得是造句，然后是写话、写作文，最后写小说。
我们这也是。
先写一个组合逻辑，写一个最简单的数据变化，看看输出有什么变化？
这是一个组合逻辑。
再写一个寄存器，有时钟，有使能信号。看看使能信号变化，数据变化，寄存器的输出有什么变化？
一个寄存器，两个寄存器，三个寄存器，看看是怎么回事？
01
下到板子上看看，最后呢把组合逻辑结合起来。
总之，跟造房子、造小区一样，刚开始修路、铺电线，下水道，然后一点一点把它造出来。
先造一间房子，再造两间房子，先造一层楼，然后造两层楼。
明白吧？
然后造小区，再到城市的规划。
假如说你们过几年以后，做小区的建设，住宅系统的完整的设计，那就是大工程师了。
02
我有好多学生，雷总知道，像。。。，现在中国有很多大的系统啊，芯片，都是这些人设计的。
这些人跟诸位一样，有好的学生时代，20多岁，都很进取。
经过10年，现在都非常好了。
一般这些人财务都非常好，不愁钱花。
前几年，雷总最早让我教的Z同学，昨天还请我吃饭呢。
03
2010年，他是在深圳一个小工厂打工，挣了一点钱，不知道怎么找到了雷总。
雷总会说啊。（大笑）。
就招了5个小孩，他是其中之一。
当时我看他也挺可怜的，从农村来的小孩。
身体也不太好。
但是心很安静，能安静下来。
我那时候，不是像你们，老师老看着你们。
我是今天来了，说两句话，布置好作业，就走了，第二天再问问怎么回事。
我那时候，在挣钱呢。
给雷总不挣钱，5个人挣什么钱。
04
结果Z同学现在你们知道怎么了吗？
大概换了两个单位，现在工资是2W3，业余兼职4000块钱。
有时候还有一些小活。一个月3W块钱吧。
雷总有时候让他来上课。
昨天我们三个人在家里一起吃饭。
05
跟大家说呢，就是这个行业是比较好的。
他没有后台，也没有家庭背景，他也不是靠我。
单位给他从1W7涨到2W，又涨到2W3。
06
为什么单位对他那么和气？
因为他卡着脖子。
一个很小的东西，两个硕士生解决不了，北京理工大学的。
他就在我们这上完课，我好多知识都写在书上了。
07
他就把它解决了。
我们在这上课，每一个小地方都要听。
有时候，老师一说，你可能不在乎。
比如说，为什么要用时钟？
为什么所有的信号都要在时钟沿上？
我的书上反复说，为什么需要使能？
使能的信号又需要什么同步？
外面的信号为什么不需要同步化？
这些东西都是反复说的。
但是很多人都是这个耳朵进，那个耳朵出。
很随意地设计，做的系统不稳定。
我们做的系统绝对是稳定的。
08
有个学生打电话问我，半年了才做出来。
我说书上都写着的，异步时钟同步的问题，外面来的窄脉冲怎么提取？
我说这么简单的问题，书上第几页你自己看。
结果和他说了一下，结果好了。
李老师上课讲过的，你们都要好好理解。
