fpga论坛|fpga设计论坛's Archiver
论坛
›
FPGA自由滩
› DEV_CLRn
小舍YZ
发表于 2017-8-8 09:32:59
DEV_CLRn
DEV_CLRn
I/O 或全局的清零输入端。
在QuartusII 里面,如果选上Enable Device-Wide Reset(DEV_CLRn)这个功能。
这个脚就是全局清零端。
当这个脚被置低,所有的寄存器都会被清零。
这个脚不会影响到JTAG 的边界扫描或编程的操作。
页:
[1]
查看完整版本:
DEV_CLRn