chen 发表于 2017-8-9 21:17:10

常用模块的Verilog_HDL设计

常用模块的Verilog_HDL设计.pdf

大鹏 发表于 2017-8-10 09:22:32

谢谢楼主分享!

芙蓉王 发表于 2017-8-10 09:35:34

                  感谢楼主分享

chen 发表于 2017-8-12 13:42:51

一起学习。。

fpga_feixiang 发表于 2017-8-12 13:57:54

常用模块的Verilog_HDL设计

一个人的星空 发表于 2017-8-12 14:01:17

楼主好样的

雷磊 发表于 2022-12-7 17:13:25

用FPGA实现PCI_E接口和DMA控制器设计
http://www.fpgaw.com/forum.php?mod=viewthread&tid=91699&fromuid=54563
(出处: fpga论坛|fpga设计论坛)
页: [1]
查看完整版本: 常用模块的Verilog_HDL设计