论坛 › FPGA技术交流 › 如何用VHDL编写状态机

小泡泡 发表于 2010-4-21 10:57:53

如何用VHDL编写状态机

本帖最后由 fpgaw 于 2010-11-19 06:46 编辑

如何用VHDL编写状态机，请高手指点一下

蓝余 发表于 2011-7-17 16:48:19

状态机比较规范的写法：
process（clk）进程1：
时钟上升沿切换 当前状态到下一个状态，即pre_state <= n_state;
process(pre_state)进程2：
case pre_state is =>
when
......
when
.
.
.

liujilei311 发表于 2011-7-17 21:24:52

非常实用，好帖！顶蓝余大哥！！！！！！

查看完整版本: 如何用VHDL编写状态机