集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
收藏本版 (8) |订阅

FPGA技术交流 今日: 0|主题: 13325|排名: 8 

作者 回复/查看 最后发表
预览 TimeQuest Example: Reporting Net Timing 王建飞 2015-9-5 0916 王建飞 2015-9-5 13:33
预览 网上见到的笔试题,求标准答案 新人帖 attach_img dozen999 2015-8-29 11216 清霜一梦 2015-9-3 00:35
预览 将8位2进制数在数码管上显示,有一些不理解的地方,求大神指教 新人帖 微笑丿饰忧伤 2015-8-29 21155 清霜一梦 2015-9-3 00:28
预览 TimeQuest Example: Reporting Unconstrained Paths 王建飞 2015-9-2 0969 王建飞 2015-9-2 09:39
预览 With the TimeQuest command report_path, you can generate delay reports from a... 王建飞 2015-9-2 0868 王建飞 2015-9-2 09:39
预览 TimeQuest Example: Reporting Point-to-Point Delays 王建飞 2015-9-2 0928 王建飞 2015-9-2 09:38
预览 TimeQuest Example: Reporting Multiple Operating Conditions 王建飞 2015-9-2 0786 王建飞 2015-9-2 09:37
预览 Custom Script for Reporting attach_img 王建飞 2015-9-2 01044 王建飞 2015-9-2 09:36
预览 Simplify Design Reuse with Dynamic SDC Constraints attach_img 王建飞 2015-9-2 01046 王建飞 2015-9-2 09:33
预览 Get Clocks Feeding a Pin 王建飞 2015-9-2 0813 王建飞 2015-9-2 09:29
预览 TimeQuest Example—Clock Enable Multicycle attach_img 王建飞 2015-9-2 0906 王建飞 2015-9-2 09:28
预览 Z2开发板 找不到 复位引脚 新人帖 莫非是墨菲 2015-9-1 01088 莫非是墨菲 2015-9-1 16:51
预览 Constraining an Edge-Aligned Source-Synchronous Output attach_img 王建飞 2015-9-1 01073 王建飞 2015-9-1 16:36
预览 Constraining a Center-Aligned Source-Synchronous Output attach_img 王建飞 2015-9-1 0869 王建飞 2015-9-1 16:28
预览 TimeQuest Clock Multiplexer Examples attach_img 王建飞 2015-9-1 01536 王建飞 2015-9-1 16:15
预览 TimeQuest Example: Constraining Generated Clocks attach_img 王建飞 2015-9-1 0992 王建飞 2015-9-1 15:45
预览 有没有关于Quartus II中Qsys IP核解释的文档?小梅哥 attachment CPLD 2015-8-1 31599 王建飞 2015-9-1 15:06
预览 TimeQuest Example: Multicycle Exceptions attach_img 王建飞 2015-9-1 0938 王建飞 2015-9-1 14:55
预览 TimeQuest Example: Basic SDC Example 王建飞 2015-9-1 0964 王建飞 2015-9-1 14:49
预览 关于DE2-115开发板问题 新人帖 wenquan 2015-8-27 11250 admin 2015-9-1 13:20
预览 各位大神,我想请问一下,我这有个FPGA的电路原理图,我怎么看它是串行配置还是并... IPO 2015-8-31 01158 IPO 2015-8-31 15:19
预览 在verilog语言中,if(a==(b+1)) 这个语句有木有问题啊 关系运算符右边可不可以使用... ccs 2015-8-28 0999 ccs 2015-8-28 08:42
预览 谁用过FPGA的ISERDES模块啊 vvt 2011-6-19 12281 rtnjust 2015-8-27 15:59
预览 ISERDES的使能信号CE1CE2能否作为输入输出的时序控制 attach_img 天空少侠 2014-4-7 33138 rtnjust 2015-8-27 15:59
预览 Debussy 代码调试工具 教程资料 attachment zhiweiqiang33 2013-5-28 52975 zhiweiqiang33 2015-8-27 09:24
预览 讨论FPGA? zhiweiqiang33 2015-8-26 11263 清霜一梦 2015-8-26 21:12
预览 请教一个C语言的问题 zhiweiqiang33 2015-8-25 11441 zhiweiqiang33 2015-8-25 11:44
预览 基于FPGA的DDS信号发生器 新人帖 无敌小明思密达 2015-4-9 31913 777 2015-8-17 20:16
预览 上海一外企的fpga笔试题(今天我刚考完的)  ...23 ups 2010-6-27 2813808 自恋狂 2015-8-16 10:30
预览 多时域设计中,如何处理信号跨时域。(南山之桥笔试题) fpga 2010-4-8 96578 自恋狂 2015-8-16 10:04
预览 凹凸科技笔试题  ...2 fpga 2010-4-8 1010761 自恋狂 2015-8-16 09:59
预览 (汉王笔试题)你知道那些常用逻辑电平?TTL与COMS电平可以直接互连吗?  ...2 fpga 2010-4-8 1713406 自恋狂 2015-8-16 09:56
预览 虹微 笔试题 fpga 2010-4-8 66000 自恋狂 2015-8-16 00:34
预览 xilinx ise fpga cpld设计指南 387页 85.3M 清晰书签版 attach_img wudi123baobei 2014-11-12 73395 lf863186523 2015-8-15 10:37
预览 电脑中能否装两个quartus? vvt 2015-8-13 31241 小泰 2015-8-14 15:38
预览 周立功FPGA笔试题  ...23 fpga 2010-4-8 2320581 低空翾翔 2015-8-14 10:18
预览 FPGA xilinx xc6slx100 内部iserdes资源 能不能支持 16路 1G速度的差分数据 vvt 2015-8-13 01212 vvt 2015-8-13 20:19
预览 请问有谁知道怎么用电路实现2a+b吗? vvt 2015-8-13 01011 vvt 2015-8-13 20:18
预览 altera de4用不了opencl怎么办? vvt 2015-8-13 01121 vvt 2015-8-13 20:18
预览 有没有谁使用过含tlk2501模块的 FPGA板子 vvt 2015-8-12 01067 vvt 2015-8-12 14:26
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-10-28 01:43 , Processed in 0.076552 second(s), 16 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

返回顶部 返回版块