FPGA技术交流今日: 0|主题: 13347|排名: 8

1 ... 139 140 141 142143144 145 146 ... 334 / 334 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


预览分析一段VHDL程序	CHANG 2010-6-27	11615	Sunlife 2015-6-25 11:14
预览版本的问题？	CHANG 2010-6-27	12145	Sunlife 2015-6-25 11:14
预览关于epm7128sl-15	UFP 2010-6-27	11763	Sunlife 2015-6-25 11:13
预览有关FPGA可重构计算机系统的问题	UFP 2010-6-27	11879	Sunlife 2015-6-25 11:13
预览请问specify (in => out) = (600,600);有什么用？	HDL 2010-6-27	11672	Sunlife 2015-6-25 11:12
预览独立式和矩阵式按键扫描频率范围各是多少？	HANG 2010-6-27	12132	Sunlife 2015-6-25 11:12
预览如何将YUV422转换成444的格式	ngtim 2010-6-27	11706	Sunlife 2015-6-25 11:12
预览对于数据总线的监控可以用一个always完成两次吗？	ngtim 2010-6-27	11789	Sunlife 2015-6-25 11:11
预览 modelsm的 enable optimization 选项	AAT 2010-6-27	22183	Sunlife 2015-6-25 11:11
预览关于abma中split transfer的理解正确吗？	longt 2010-6-27	11714	Sunlife 2015-6-25 11:11
预览 quartus ii 7.2在VHDL生成电路模块时要连接打印机，怎么办？	793099858 2010-6-27	12016	Sunlife 2015-6-25 11:11
预览 quartus ii 7.2在VHDL生成电路模块时要连接打印机，怎么办？	793099858 2010-6-27	12116	Sunlife 2015-6-25 11:10
预览新手跪求帮助，FPGA带FFT核的处理速度表现该在哪里查？，，	manzhang708 2010-6-27	11678	Sunlife 2015-6-25 11:10
预览 verilog延时在综合时都会被忽略掉，那这样的延时又有何意义？	FFT 2010-6-26	72883	Sunlife 2015-6-25 11:10
预览 fpga FLASH控制器的状态机 ...2 3	encounter 2010-6-26	2813406	Sunlife 2015-6-25 11:09
预览 Verilog HDL 程序来错误，qiuzhu ...2 3 4	interig 2010-6-26	3015022	Sunlife 2015-6-25 11:09
预览 vhdl，verilog hdl 该选择哪种语言？ ...2 3 4	VVC 2010-6-26	3014498	Sunlife 2015-6-25 11:08
预览 fpga防抖程序的原理是什么?脉冲?时钟周期? ...2 3	CHA 2010-6-26	2714815	Sunlife 2015-6-25 11:08
预览有关寄存器类型和线网类型经验reg & wire的区别 ...2 3	ICE 2010-6-26	2518268	Sunlife 2015-6-25 11:07
预览代码最简单的3-8译码器 ...2 3	longtim 2010-6-26	2913342	Sunlife 2015-6-25 11:07
预览 wire对应于连续赋值，reg对应于过程赋值 ...2 3	ANG 2010-6-26	2912820	Sunlife 2015-6-25 11:03
预览学Verilog HDL 用哪个厂家软件好啊？ ...2 3	CHANG 2010-6-26	2510636	Sunlife 2015-6-25 10:48
预览 VERILOG中那些延时语句有什么作用 ...2 3	ups 2010-6-26	2611023	Sunlife 2015-6-25 10:47
预览非常详细的Verilog代码编写规范（转） ...2 3	usb 2010-6-26	2710631	Sunlife 2015-6-25 10:47
预览学fpga什么情况下会生成latch ...2 3	usd 2010-6-26	2918379	Sunlife 2015-6-25 10:46
预览 Quartus编译时出现这个错误，该怎样修改 ...2 3	VVIC 2010-6-26	2611323	Sunlife 2015-6-25 10:45
预览 CPLD的LED的设置IO口输出不行？ ...2 3	inter 2010-6-26	2311421	Sunlife 2015-6-25 10:45
预览问一个关于赋值语句的问题设置参数为负数 ...2 3	ATA 2010-6-26	2610817	Sunlife 2015-6-25 10:43
预览哪位有Alter FPGA/CPLD 设计（基础篇）得例子啊 ...2 3	CHA 2010-6-26	239727	Sunlife 2015-6-25 10:42
预览信号命名规范（转发） ...2 3	VVC 2010-6-26	219479	Sunlife 2015-6-25 10:41
预览问个verilog技巧 ...2 3	AAT 2010-6-26	227755	Sunlife 2015-6-25 10:41
预览什么叫状态机？ ...2 3	CHAN 2010-6-26	209208	Sunlife 2015-6-25 10:40
预览 FPGA如何实现PCI	yangfan5566 2010-6-26	11745	Sunlife 2015-6-25 10:40
预览怎样区分wire和reg？ ...2 3	CHANG 2010-6-26	259738	Sunlife 2015-6-25 10:39
预览米利和摩尔状态机比较各有什么优点？ ...2	interig 2010-6-26	1811811	Sunlife 2015-6-25 10:38
预览数字系统设计与VerilogHDL	20080067 2010-5-3	42818	Sunlife 2015-6-25 10:38
预览要用到cpld与c51单片机采用总线方式连接，单片机用来读取cpld采集的数据 ...2	CHANG 2010-6-26	186804	Sunlife 2015-6-25 10:38
预览有这样的负值语句吗? ...2	HDL 2010-6-26	195381	Sunlife 2015-6-25 10:37
预览 CPLD如何使用晶振？ ...2 3	CCIE 2010-6-26	2110654	Sunlife 2015-6-25 10:37
预览模块中有几个ALWAYS，那么综合时是按先后综合吗？ ...2	UFO 2010-6-26	186690	Sunlife 2015-6-25 10:37