FPGA技术交流今日: 0|主题: 13347|排名: 8

1 ... 141 142 143 144145146 147 148 ... 334 / 334 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


预览 VHDL还有前途吗？ ...2	蓝雪 2010-6-25	105364	Sunlife 2015-6-25 09:31
预览比较大的verilog程序,状态机执行出问题了 ...2	ATA 2010-6-26	115623	Sunlife 2015-6-25 09:30
预览关于verilog模块化设计的问题 ...2	inter 2010-6-26	156658	Sunlife 2015-6-25 09:29
预览用MegaWizard 建立一个FIFO宏功能模块时候，这个是怎么回事?麻烦请看看 ...2	UFO 2010-6-26	117303	Sunlife 2015-6-24 11:38
预览基于FPGA的跳频扩频通信系统的设计与实现 ...2	CHANG 2010-6-26	126111	Sunlife 2015-6-24 11:37
预览时序仿真总出错 ...2	VVC 2010-6-26	105533	Sunlife 2015-6-24 11:34
预览状态机的速度 ...2	CHA 2010-6-26	105394	Sunlife 2015-6-24 11:34
预览如何提高fpga速度	夜带水果刀 2010-6-26	93036	Sunlife 2015-6-24 11:31
预览如果状态机里的一个状态在一个时钟周期里没有执行完会怎样呢？ ...2	longt 2010-6-26	138111	Sunlife 2015-6-24 11:30
预览产生了latch如何消除? ...2	encounter 2010-6-26	119065	Sunlife 2015-6-24 10:47
预览 fpga新手请教，verilog代码问题~~~ ...2	VVIC 2010-6-26	126725	Sunlife 2015-6-24 10:46
预览这段verilog代码为什么会综合出锁存器	longtim 2010-6-26	87837	Sunlife 2015-6-24 10:45
预览 VHDL写了一个程序单片机怎么和CPLD连接啊?	longtime 2010-6-26	74512	Sunlife 2015-6-24 10:44
预览 CPLD能不能不接时钟工作 ...2	ATA 2010-6-26	106766	Sunlife 2015-6-24 10:44
预览一个状态机的问题	CCIE 2010-6-26	83169	Sunlife 2015-6-24 10:44
预览这个warning是什么意思？？	longtim 2010-6-26	72525	Sunlife 2015-6-24 10:43
预览为什么VHDL程序总是出错？ ...2	interige 2010-6-26	116613	Sunlife 2015-6-24 10:43
预览求教cpld接晶振的问题？？？	inter 2010-6-26	93560	Sunlife 2015-6-24 10:42
预览大家学习VHDL用什么工具 ...2	FFT 2010-6-26	104558	Sunlife 2015-6-24 10:42
预览仿真中出现的14'hUUUU是什么意思？	interige 2010-6-26	83306	Sunlife 2015-6-24 10:40
预览问关于综合的一个问题时延(#num)是可综合的吗？ ...2	inter 2010-6-26	115326	Sunlife 2015-6-24 10:40
预览大家不妨把正在做的或者已经做过的东西拿出来欣赏讨论一下哈	xinu2009 2010-5-6	52789	Sunlife 2015-6-24 10:40
预览 SystemC SystemVerilog 与modelsim ...2	帅帅 2010-6-25	107208	Sunlife 2015-6-24 10:39
预览在verilog中这个(*) 是什么意思呢？	interig 2010-6-26	94364	Sunlife 2015-6-24 10:38
预览请教：关于设计流程对ISE使用流程不太清楚	longtime 2010-6-26	64088	Sunlife 2015-6-24 10:38
预览 synplify pro 软件中如何查看一个有限状态机的状态图？ ...2	CHAN 2010-6-26	127667	Sunlife 2015-6-24 10:37
预览光电编码器数据采集电路中输入有两个脉冲信号，请问在EPM7128s中该怎样进行引脚锁定	CHA 2010-6-26	83827	Sunlife 2015-6-24 10:32
预览急需一个ＶＨＤＬ所写的消抖程序，请大家帮帮忙！ ...2	CHANG 2010-6-26	105545	Sunlife 2015-6-24 10:31
预览现在选择cpld，xilinx和altera的哪个好啊？如果选择altera，3000好还是II好呢？	ANG 2010-6-26	94129	Sunlife 2015-6-24 10:30
预览讨论一下系统总线 ...2	绿豆宝贝 2010-6-25	105276	Sunlife 2015-6-24 10:29
预览 FPGA高手进来	CHAN 2010-6-26	83049	Sunlife 2015-6-24 10:28
预览 LDPC码的译码	UFP 2010-6-26	93126	Sunlife 2015-6-24 10:27
预览端口的input，output，inout是相对谁来说的？？是如何确定的？？谢	HANG 2010-6-26	83495	Sunlife 2015-6-24 10:24
预览用CPLD做设计时，同步复位好还是异步复位好？ ...2	HANG 2010-6-26	105233	Sunlife 2015-6-24 10:23
预览用timing design画的波形图如何保存下来，如何复制到word文件里	tim 2010-6-26	65183	Sunlife 2015-6-24 10:23
预览 fpga提问：Verilog内如何实现左移而不增加字长？	tim 2010-6-26	75450	Sunlife 2015-6-24 10:22
预览状态机有问题吗 ...2 3	UFP 2010-6-26	2710515	Sunlife 2015-6-24 10:22
预览这段程序怎么运行的？	interig 2010-6-26	93555	Sunlife 2015-6-24 10:22
预览关于cpld做分频器的问题	tim 2010-6-26	73476	Sunlife 2015-6-24 10:21
预览状态机的编写方法	我不是少爷 2010-6-26	94852	Sunlife 2015-6-24 10:20