集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
收藏本版 (8) |订阅

FPGA技术交流 今日: 2 |主题: 13296|排名: 8 

作者 回复/查看 最后发表
预览 verilog中 x>>>N是什么意思 I2C 2010-4-9 33549 Sunlife 2015-5-14 10:41
预览 请问什么是SLACK TIME TCL 2010-4-12 55252 Sunlife 2015-5-14 10:38
预览 什么是时钟周期?什么是机器周期?什么是指令周期? ddr 2010-4-12 33206 Sunlife 2015-5-14 10:38
预览 在FPGA中设计任意时间的延时 ddr 2010-4-21 32177 Sunlife 2015-5-14 10:35
预览 VCCA和VCCD也是模拟和数字的区别啦? IPO 2010-8-5 42834 Sunlife 2015-5-14 10:34
预览 syplify详解 CPLD 2010-8-4 84803 Sunlife 2015-5-14 10:32
预览 怎么用SVGA输出单色数字图像,哪位大侠指点一下 vhdl 2010-8-2 21836 Sunlife 2015-5-14 10:32
预览 verilog 中敏感列表的三个信号沿 老怪甲 2010-7-12 22038 Sunlife 2015-5-14 10:30
预览 MIPS 和CISC体系结构的比较 老怪甲 2010-7-14 11613 Sunlife 2015-5-14 10:29
预览 Modelsim FLI接口的协同仿真技术 老怪甲 2010-7-13 12309 Sunlife 2015-5-14 10:29
预览 怎么在VGA 显示字符 vvt 2010-7-21 12529 Sunlife 2015-5-14 10:21
预览 关于异步信号处理求助 four0clock 2010-7-23 11794 Sunlife 2015-5-14 10:21
预览 请教modelsim 仿真问题 zhang861616 2010-7-15 12769 Sunlife 2015-5-14 10:19
预览 RTL(Register-Transfer-Level ) CCIE 2010-6-27 63032 Sunlife 2015-5-14 10:18
预览 vhdl!~~~又报错了~~~ heyougen 2010-7-23 11848 Sunlife 2015-5-14 10:18
预览 现在sopc什么状况? dds 2010-7-19 42340 Sunlife 2015-5-14 10:17
预览 用FPGA设计出一个10工位的pwm控制器,我再说的具体点,时间紧任务重,我还是问清楚了 liuhuiyuzhen 2010-7-17 11483 Sunlife 2015-5-14 10:14
预览 大家来看看这是怎么回事啊? attach_img 心随你飞 2010-7-8 62870 Sunlife 2015-5-14 10:13
预览 DSP培训-DSP无线通信高级研修班 老怪甲 2010-7-23 12197 Sunlife 2015-5-14 10:12
预览 如何设计才能充分利用LVDS的优势? 老怪甲 2010-7-12 22465 Sunlife 2015-5-14 10:11
预览 用Nios2eds 9.1建立一个hello_world工程的问题 zsuhh 2010-7-1 12184 Sunlife 2015-5-14 10:11
预览 请问这里最大可以上传多大的附件 幸福糊涂虫 2010-7-4 21620 Sunlife 2015-5-14 10:10
预览 测试中需要一组10m的差分信号,如何获取? ccs 2010-7-9 62673 Sunlife 2015-5-14 10:09
预览 关于tesetbench中CLK上升沿采的信号的问题 four0clock 2010-7-7 11626 Sunlife 2015-5-14 10:08
预览 探秘新加坡电子业:国际化人才战略促发展 老怪甲 2010-7-1 11358 Sunlife 2015-5-14 10:08
预览 中国半导体产业的未来十年 老怪甲 2010-7-1 11401 Sunlife 2015-5-14 10:08
预览 Xilinx ucf和Synplify sdc之间的对应关系 老怪甲 2010-7-1 12704 Sunlife 2015-5-14 10:05
预览 常量的实现问题 老怪甲 2010-7-1 31828 Sunlife 2015-5-14 10:04
预览 加法器的执行时间 老怪甲 2010-7-1 31870 Sunlife 2015-5-14 10:04
预览 Cadence针对TSMC设计参考流程 11.0版 老怪甲 2010-7-1 11770 Sunlife 2015-5-14 10:03
预览 时序约束的问题 老怪甲 2010-7-1 32405 Sunlife 2015-5-14 10:02
预览 关于数字VLSI系统的高层次综合的若干问题3 老怪甲 2010-7-1 11618 Sunlife 2015-5-14 10:02
预览 最近刚学会使用ModelSim,问一下有没有办法提升仿真的速度 老怪甲 2010-7-1 22542 Sunlife 2015-5-14 10:01
预览 当珠比椟便宜--解读XILINX的7系列28nm 老怪甲 2010-7-1 11641 Sunlife 2015-5-14 10:01
预览 用verilog编写时,在同一个顶层文件下的两个程序,想共用一个一位寄存器  ...2 FFT 2010-6-28 166828 Sunlife 2015-5-14 09:54
预览 parameter在不同头文件的定义问题 inter 2010-6-28 63523 Sunlife 2015-5-14 09:53
预览 逻辑方面数字电路的卡诺图化简,时序(同步异步差异),触发器有几种区别,优 点 AAT 2010-6-28 53314 Sunlife 2015-5-14 09:52
预览 设计一个 加/减法 器的过程中碰到了问题,请fpga大虾们赐教。 encounter 2010-6-28 63359 Sunlife 2015-5-14 09:52
预览 在Quartus II中怎么调用SINCOS函数 houfengjiao 2015-5-13 01060 houfengjiao 2015-5-13 15:30
预览 FPGA 等效门数的计算方法 dds 2010-6-23 11699 Sunlife 2015-5-13 14:06
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-8-23 16:30 , Processed in 0.060559 second(s), 16 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

返回顶部 返回版块