FPGA技术交流今日: 0|主题: 13296|排名: 5

1 ... 185 186 187 188189190 191 192 ... 333 / 333 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


预览警告（306006）：找到1个输出引脚无输出引脚分配负载电容	920628 2013-6-26	0836	920628 2013-6-26 14:28
预览求解答拜谢	zhiweiqiang33 2013-6-26	01370	zhiweiqiang33 2013-6-26 14:24
预览 FPGA学习资料共享	zhiweiqiang33 2013-6-19	21931	zhiweiqiang33 2013-6-26 14:21
预览资料分享大家学习	zhiweiqiang33 2013-6-25	1884	zhiweiqiang33 2013-6-26 14:15
预览求FPGA与AD连接电路图	920628 2013-6-26	0909	920628 2013-6-26 14:13
预览滚轮在Cadence中快捷键用什么表示的？是Btn2Down吗？	920628 2013-6-26	0905	920628 2013-6-26 14:11
预览我也没用什么特殊器件啊？	920628 2013-6-26	0809	920628 2013-6-26 14:08
预览 Virtuoso里面怎么设置快捷键？	920628 2013-6-26	0861	920628 2013-6-26 14:07
预览有人知道v5的gtp和v6的gtx能连吗	920628 2013-6-26	0855	920628 2013-6-26 14:05
预览 FPGA中DRIVE=8	920628 2013-6-26	0796	920628 2013-6-26 14:02
预览谁知道吗	920628 2013-6-26	0814	920628 2013-6-26 14:00
预览为什么User Constraints 扩展后没有Assign Package Pins_	920628 2013-6-26	0809	920628 2013-6-26 13:59
预览谁用过TMS320C6678DSP芯片和XC6VSX315TFPGA芯片的？	920628 2013-6-26	0846	920628 2013-6-26 12:51
预览请问altera的fifo是不是上一时刻给读请求下一时刻读出来数据呢？	920628 2013-6-26	0909	920628 2013-6-26 10:35
预览请问：示波器中两路信号不相对移动，是否一定是频率相同？	920628 2013-6-26	0835	920628 2013-6-26 10:14
预览请问altera的fifo是不是上一时刻给读请求下一时刻读出来数据呢？	北京幸福时代 2013-6-26	0809	北京幸福时代 2013-6-26 10:13
预览怎么看编写的testbench脚本文件是否正确	920628 2013-6-26	0945	920628 2013-6-26 09:48
预览有谁知道吗	1693269416 2013-6-26	0781	1693269416 2013-6-26 09:47
预览帮忙看看请教	zhiweiqiang33 2013-6-26	0891	zhiweiqiang33 2013-6-26 09:21
预览问下有人用过K7的GTX么	IPO 2013-6-26	0800	IPO 2013-6-26 03:20
预览请教个问题	920628 2013-6-25	0756	920628 2013-6-25 17:14
预览请教个问题：	920628 2013-6-25	0811	920628 2013-6-25 17:13
预览问一下，altera的异步fifo，是不是读了下一个周期就采样到正确的数据啦	920628 2013-6-25	01007	920628 2013-6-25 17:09
预览这个时延是怎么控制的啊，是要我另外写逻辑？	920628 2013-6-25	0874	920628 2013-6-25 17:01
预览求救-74ls192怎么编写 verilog编写	笨笨菲菲 2013-6-25	0867	笨笨菲菲 2013-6-25 16:43
预览问问大家？？	zhiweiqiang33 2013-6-23	2674	zhiweiqiang33 2013-6-25 16:27
预览 can_register #(8) ACCEPTANCE_CODE_REG0里面的#啥意思	1693269416 2013-6-25	0881	1693269416 2013-6-25 16:08
预览请问各位那么ｒ的定义应该为多少位？	920628 2013-6-25	0799	920628 2013-6-25 15:30
预览 tem1 <= (len_b downto 0 =>BitIn) and SR;这句vhdl语句是什么含义？	920628 2013-6-25	0814	920628 2013-6-25 15:28
预览请教	zhiweiqiang33 2013-6-25	0903	zhiweiqiang33 2013-6-25 15:27
预览请问一下大家verilog中数组占资源吗？跟BRAM相比有什么异同？	1693269416 2013-6-25	01078	1693269416 2013-6-25 15:19
预览 EP4CE22的C3（PLL_CLKOUTp）,可以作为普通IO用吗？	1693269416 2013-6-25	0950	1693269416 2013-6-25 15:16
预览大虾请教	zhiweiqiang33 2013-6-25	01022	zhiweiqiang33 2013-6-25 14:59
预览求推荐一款FPGA学习	Kingsley 2013-6-25	2868	zhiweiqiang33 2013-6-25 11:48
预览 xilinx ip core的使用资料 - [回帖奖励 2 ]	zhiweiqiang33 2013-6-25	0845	zhiweiqiang33 2013-6-25 11:42
预览 FPGA设计优化 - [回帖奖励 2 ]	zhiweiqiang33 2013-6-25	0827	zhiweiqiang33 2013-6-25 11:39
预览 debussy 综合工具使用教程 - [回帖奖励 2 ]	zhiweiqiang33 2013-6-25	0924	zhiweiqiang33 2013-6-25 11:38
预览 sopc设计流程资料	zhiweiqiang33 2013-1-26	21131	zhiweiqiang33 2013-6-24 18:20
预览 RS232资料共享	zhiweiqiang33 2013-6-19	3995	zhiweiqiang33 2013-6-24 18:19
sdram 资料整理 - [阅读权限 20]	zhiweiqiang33 2013-5-2	37	zhiweiqiang33 2013-6-24 18:18