切换到窄版

集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步，快速开始

搜索
fpga论坛|fpga设计论坛»论坛 › › FPGA技术交流
收藏本版 (8) |订阅

FPGA技术交流 今日: 0|主题: 13296|排名: 5 

新窗 全部主题  最新  热门  热帖  精华  更多 
作者 回复/查看 最后发表
FPGA时序分析心得 - [阅读权限 20]attachment zhiweiqiang33 2013-5-2 36 zhiweiqiang33 2013-6-24 18:15
预览 FPGA设计应用试验指导资料 attachment zhiweiqiang33 2013-6-19 31115 momo0502 2013-6-24 17:35
预览 TIMEQUEST就一定要搞定 attachment zhiweiqiang33 2013-6-19 21047 momo0502 2013-6-24 17:23
预览 使用modelsim 仿真出现问题 zhiweiqiang33 2013-6-23 0818 zhiweiqiang33 2013-6-23 21:55
预览 如何发现并解决FPGA设计中的时序问题 老怪甲 2010-4-16 11942 zhiweiqiang33 2013-6-23 17:49
预览 如何把F如何把FPGA/CPLD做好做精？PGA/CPLD做好做精？ 老怪甲 2010-4-12 11976 zhiweiqiang33 2013-6-23 17:48
预览 内存资料 attachment zhiweiqiang33 2012-12-11 1932 zhiweiqiang33 2013-6-23 17:46
ISE原理图输入资料 - [阅读权限 20]attachment zhiweiqiang33 2013-5-2 23 zhiweiqiang33 2013-6-23 17:43
预览 设计原则与技巧 attachment zhiweiqiang33 2013-4-29 41349 zhiweiqiang33 2013-6-23 17:21
预览 FPGA逻辑设计与验证 attachment zhiweiqiang33 2012-12-21 31419 zhiweiqiang33 2013-6-23 17:20
预览 FPGA资料 attachment zhiweiqiang33 2012-12-21 41343 zhiweiqiang33 2013-6-23 17:19
预览 使用 MODELSIM 进行设计分析 attachment zhiweiqiang33 2013-6-19 21072 zhiweiqiang33 2013-6-23 17:18
预览 verilog hdl 语法教程 attachment zhiweiqiang33 2013-2-27 21020 zhiweiqiang33 2013-6-23 17:16
预览 夏老师编写的 verilog 课件资料 attachment zhiweiqiang33 2013-6-19 31275 zhiweiqiang33 2013-6-23 17:14
预览 PCB Layout兼职设计 新人帖 cjm2006 2013-6-23 0973 cjm2006 2013-6-23 13:45
预览 请教一下 大虾 zhiweiqiang33 2013-6-22 0822 zhiweiqiang33 2013-6-22 10:42
预览 FPGA入门学习心得 zhiweiqiang33 2013-6-2 41942 haoyue 2013-6-22 09:28
预览 请问怎么将modelsim生成的数据导出到txt文档中啊 北京幸福时代 2013-6-6 21085 MTruag 2013-6-21 19:16
预览 求大神指点 attach_img 071030115 2013-6-21 0831 071030115 2013-6-21 18:25
预览 FPGA逻辑还原项目 新人帖 coms123 2013-6-18 0948 coms123 2013-6-18 20:48
预览 还请大家帮忙 北京幸福时代 2013-6-13 1888 冷袖子 2013-6-18 18:25
预览 谁有 Xilinx Virtex6 ML605开发板原理图 IPO 2013-6-16 1788 MOepKb 2013-6-18 12:12
预览 FPGA 里面SDK的IIC调用 IPO 2013-6-17 0887 IPO 2013-6-17 17:33
预览 求altium designer summer 09破解补丁。。 IPO 2013-6-17 01210 IPO 2013-6-17 17:32
预览 用Verilog实现的三次样条插值函数代码 miwueshine 2010-10-18 11901 夜雨潇湘 2013-6-17 15:12
预览 VHDL教程 attachment zhiweiqiang33 2013-1-6 21151 夜雨潇湘 2013-6-17 14:01
预览 那没有连接晶振的FPGA的时钟怎么办呢？ IPO 2013-6-16 0902 IPO 2013-6-16 09:57
预览 有人清楚Qsys IP核定制时, 接口时序部分, address unit的设置是如何设置的? IPO 2013-6-16 0868 IPO 2013-6-16 09:55
预览 基于FPGA设计的计算器 attachment zhiweiqiang33 2012-12-21 11116 zhiweiqiang33 2013-6-15 20:49
预览 在ChipScope的总线端口中，可以将总线分几个端口查看吗，就是不要几个总线重叠在一起 IPO 2013-6-13 1827 LIkmNg 2013-6-15 18:18
预览 使用fpga的pcie的ip，那么我自己的逻辑向ip发送数据时，数据格式是应该是tlp格式吗 IPO 2013-6-13 1854 BWzfNc 2013-6-15 12:12
预览 有没有人做过XILINX 的DMA 啊 IPO 2013-6-13 1782 YAaaOz 2013-6-14 19:17
预览 测试资料汇总 attachment zhiweiqiang33 2013-1-26 21120 MQwhvq 2013-6-14 12:47
预览 面试题资料 attachment zhiweiqiang33 2012-12-16 31203 YVojGt 2013-6-14 12:29
预览 有没有人做过XILINX 的DMA 啊 IPO 2013-6-13 0852 IPO 2013-6-13 06:39
预览 问问 zhiweiqiang33 2013-6-11 01019 zhiweiqiang33 2013-6-11 20:17
预览 资料共享 attachment zhiweiqiang33 2013-1-26 11028 zhiweiqiang33 2013-6-11 10:32
预览 SDRAM资料分享 attachment zhiweiqiang33 2012-12-11 11082 zhiweiqiang33 2013-6-11 10:23
预览 nios ii 资料分享 attachment zhiweiqiang33 2013-1-6 11170 zhiweiqiang33 2013-6-11 10:18
预览 程序固化资料解析 attachment zhiweiqiang33 2013-2-21 11033 zhiweiqiang33 2013-6-11 10:17
下一页 »
1 ...186187188189190191192193... 333下一页
 返 回 发新帖

快速发帖

还可输入 80 个字符
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以发帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-8-24 08:58 , Processed in 0.064939 second(s), 17 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

返回顶部 返回版块