FPGA技术交流今日: 0|主题: 13298|排名: 2

1 ... 215 216 217 218219220 221 222 ... 333 / 333 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


预览问下:quartus里面时序仿真的输出是不是一定会有延时呀	vvt 2012-4-26	11210	xiaopig916 2012-9-20 20:00
预览有关QUARTUS II 仿真的问题。。。	清风403 2012-9-15	21038	xiaopig916 2012-9-20 19:59
预览 STM32 3.5固件库里是不是本来就没有	ddr 2012-9-20	01033	ddr 2012-9-20 11:18
预览 PCLK是什么哦？	ddr 2012-9-20	01025	ddr 2012-9-20 10:51
预览是什么原因？能否设置为无限制接收？？	ddr 2012-9-20	0894	ddr 2012-9-20 09:34
预览电网周期分12等份实现疑惑	zhoulinzhang 2012-9-19	21124	zhoulinzhang 2012-9-20 08:51
预览我用ISIM做仿真时，出来的信号全是Z和X，是怎么回事	ddr 2012-9-19	21220	luna370305 2012-9-19 17:29
预览 Verilog里有没有办法在两个always块里给同一个reg赋值啊？	ddr 2012-9-19	01054	ddr 2012-9-19 16:55
预览 FPGA一般怎么初始化啊？	ddr 2012-9-19	01044	ddr 2012-9-19 16:47
预览请问ise中怎么导出tcl	ddr 2012-9-19	01158	ddr 2012-9-19 16:21
预览直接把FPGA的IO口和GND相连会有什么后果？会烧坏么？	ddr 2012-9-19	01187	ddr 2012-9-19 16:16
预览 verilog编程问题	chenhebing 2012-9-19	11409	chenhebing 2012-9-19 15:06
预览电子工程师经验：FPGA设计风格须知	zhiweiqiang33 2012-9-15	31382	luna370305 2012-9-19 10:58
预览源时钟周期翻倍	luna370305 2012-9-19	01017	luna370305 2012-9-19 10:55
预览请教：想通过FPGA芯片实时的传输摄像头图像在电脑上面显示都需要哪方面知识	ddr 2012-9-19	01336	ddr 2012-9-19 09:21
预览 quartusii 里面关联块与块连接的总线能不能用网络标号	ddr 2012-9-19	01317	ddr 2012-9-19 09:20
预览大家好，问下FPGA上clk脚和pll clk脚有啥不同	ddr 2012-9-19	01126	ddr 2012-9-19 09:00
预览略谈两个月单片机设计与开发的感慨	zhiweiqiang33 2012-9-18	01365	zhiweiqiang33 2012-9-18 14:23
预览七点理由告诉你中国IC公司为啥成不了TI	zhiweiqiang33 2012-9-18	01165	zhiweiqiang33 2012-9-18 14:15
预览改变文件和程序的关联方法	zhiweiqiang33 2012-9-18	0957	zhiweiqiang33 2012-9-18 14:06
预览找高手帮助	hms 2012-9-17	01132	hms 2012-9-17 15:59
预览初学可编程IC，是选择FPGA还是CPLD？语言是选择VHDL还是Verilog？	TCL 2010-4-16	22141	fytl51cg 2012-9-17 14:07
预览时序分析	zhiweiqiang33 2012-9-14	11042	alagboez 2012-9-17 08:27
预览 verilog 资料共享！	zhiweiqiang33 2012-9-14	1851	alagboez 2012-9-17 08:25
预览请问哪位高手知道Cyclone IV E器件怎么加密啊	shen19891209 2012-9-14	1911	alagboez 2012-9-17 08:22
预览 Altera下载线求助	zyyaoyao 2012-9-14	1986	alagboez 2012-9-17 08:20
预览 DSP从入门到精通全集二	zhiweiqiang33 2012-9-14	1962	alagboez 2012-9-17 08:18
预览 FPGA的JTAG烧写注意事项	zhiweiqiang33 2012-9-1	93363	alagboez 2012-9-17 08:16
预览 FPGA嵌入51内核的方法	zhangqinguili 2012-9-14	11046	alagboez 2012-9-17 08:15
预览八通道数据采集系统设计	zhiweiqiang33 2012-9-15	11100	alagboez 2012-9-17 08:14
预览【问题探讨】相同的程序换了不同型号的FPGA之后运行不正确了	gaoyadianta 2012-9-14	1893	alagboez 2012-9-17 08:12
预览串口知识简介及无源RS232-485转换器的制作方法	zhiweiqiang33 2012-9-15	1904	alagboez 2012-9-17 08:10
预览三极管的作用	zhiweiqiang33 2012-9-15	1892	alagboez 2012-9-17 08:08
预览电烙铁的基本使用技巧及教程	zhiweiqiang33 2012-9-15	1938	alagboez 2012-9-17 08:07
预览关于verilog综合	zhiweiqiang33 2012-9-15	1926	alagboez 2012-9-17 08:03
预览关于BRAM	bomb1990 2012-9-16	11178	alagboez 2012-9-17 08:02
预览 verilog学习资料，网上找到的，希望对大家有帮助 ...2	梁志光 2011-11-23	104529	fytl51cg 2012-9-16 21:38
预览请问verilog中用了两个always之后就不能用assign了吗？	pxpwoa 2012-9-13	1989	@HDL现场 2012-9-14 14:29
预览 verilog 状态延时延时3个周期	yuahua 2012-9-11	51964	wangchunsheng 2012-9-13 18:14
预览求助；	zhiweiqiang33 2012-9-13	0958	zhiweiqiang33 2012-9-13 09:13