FPGA技术交流今日: 0|主题: 13365|排名: 3

1 ... 216 217 218 219220221 222 223 ... 335 / 335 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


预览逻辑设计资料	zhiweiqiang33 2012-9-19	21087	alagboez 2012-9-27 15:43
预览 FPGA学习小记	zhiweiqiang33 2012-9-27	1894	alagboez 2012-9-27 15:27
预览 FPGA工程师面试试题	zhiweiqiang33 2012-9-27	1960	alagboez 2012-9-27 15:26
预览 FPGA工程师面试试题二	zhiweiqiang33 2012-9-27	1945	alagboez 2012-9-27 15:23
预览基于FPGA的卷积编译码器的设计与实现	zhiweiqiang33 2012-9-25	41091	alagboez 2012-9-27 15:19
预览设计全数字锁相环锁定频率在2k-5k	情迷布拉格 2010-6-26	43011	m0400220334 2012-9-27 11:15
预览门控时钟	zhiweiqiang33 2012-9-25	1982	qfiipjwb 2012-9-26 23:17
预览 Verilog程序经验谈	zhiweiqiang33 2012-9-25	11008	qfiipjwb 2012-9-26 23:16
预览 fpga求解 assign a=b?c:d 与 if(b) a=c else a=d的区别	荼茶茶 2012-9-24	43217	qfiipjwb 2012-9-26 23:14
预览 modelsim10.0仿真不出波形 ...2	zhongli_i 2012-5-21	126171	qfiipjwb 2012-9-26 15:33
预览 Cyclone IV FPGA与CAN控制器SJA1000相连需要电平转换芯片吗	shen19891209 2012-9-24	11037	alagboez 2012-9-26 05:52
预览 xilinx ise中使用模运算符	yangge200011 2012-9-24	11144	alagboez 2012-9-26 05:50
预览 verilog 减法	zhiweiqiang33 2012-9-25	01426	zhiweiqiang33 2012-9-25 10:47
预览 FPGA精华资料下载	zhiweiqiang33 2012-9-25	01139	zhiweiqiang33 2012-9-25 10:24
预览 ASIC学习技巧	zhiweiqiang33 2012-9-25	01066	zhiweiqiang33 2012-9-25 10:15
预览 FPGA学习步骤	zhiweiqiang33 2012-9-25	01069	zhiweiqiang33 2012-9-25 10:06
预览数字系统的设计	zhiweiqiang33 2012-9-25	0992	zhiweiqiang33 2012-9-25 10:00
预览处理器验证方法	zhiweiqiang33 2012-9-25	01052	zhiweiqiang33 2012-9-25 09:57
预览 Xilinx IP核 license 申请方法	zhiweiqiang33 2012-9-25	01564	zhiweiqiang33 2012-9-25 09:49
预览 sdram控制器	sxymj 2012-9-23	11816	sxymj 2012-9-23 15:29
预览求助	zhiweiqiang33 2012-9-22	0946	zhiweiqiang33 2012-9-22 13:35
预览求verilog HDL程序代码	pineysong 2012-9-21	0955	pineysong 2012-9-21 22:25
预览用quartusII怎么设置使用引脚的默认输入输出状态？	zxopen88 2012-9-21	01187	zxopen88 2012-9-21 11:26
预览请问去哪能找到介绍以太网硬件卸载相关的资料？	zxopen88 2012-9-21	01057	zxopen88 2012-9-21 11:16
预览用quartusII怎么设置使用引脚的默认输入输出状态。。。	zxopen88 2012-9-21	01016	zxopen88 2012-9-21 11:10
预览 Xilinx ISE Design Suite 13.1	zxopen88 2012-9-21	11013	zhiweiqiang33 2012-9-21 10:40
预览怎么实现源时钟倍频？	zxopen88 2012-9-21	11441	zhiweiqiang33 2012-9-21 10:39
预览问下:quartus里面时序仿真的输出是不是一定会有延时呀	vvt 2012-4-26	11293	xiaopig916 2012-9-20 20:00
预览有关QUARTUS II 仿真的问题。。。	清风403 2012-9-15	21131	xiaopig916 2012-9-20 19:59
预览 STM32 3.5固件库里是不是本来就没有	ddr 2012-9-20	01122	ddr 2012-9-20 11:18
预览 PCLK是什么哦？	ddr 2012-9-20	01122	ddr 2012-9-20 10:51
预览是什么原因？能否设置为无限制接收？？	ddr 2012-9-20	0992	ddr 2012-9-20 09:34
预览电网周期分12等份实现疑惑	zhoulinzhang 2012-9-19	21243	zhoulinzhang 2012-9-20 08:51
预览我用ISIM做仿真时，出来的信号全是Z和X，是怎么回事	ddr 2012-9-19	21323	luna370305 2012-9-19 17:29
预览 Verilog里有没有办法在两个always块里给同一个reg赋值啊？	ddr 2012-9-19	01122	ddr 2012-9-19 16:55
预览 FPGA一般怎么初始化啊？	ddr 2012-9-19	01114	ddr 2012-9-19 16:47
预览请问ise中怎么导出tcl	ddr 2012-9-19	01246	ddr 2012-9-19 16:21
预览直接把FPGA的IO口和GND相连会有什么后果？会烧坏么？	ddr 2012-9-19	01263	ddr 2012-9-19 16:16
预览 verilog编程问题	chenhebing 2012-9-19	11514	chenhebing 2012-9-19 15:06
预览电子工程师经验：FPGA设计风格须知	zhiweiqiang33 2012-9-15	31516	luna370305 2012-9-19 10:58