FPGA技术交流今日: 0|主题: 13347|排名: 8

1 ... 225 226 227 228229230 231 232 ... 334 / 334 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


预览 FPGA/CPLD设计思想与技巧---乒乓操作	dzyjc7 2012-5-7	31675	求知鸟 2012-5-25 11:34
预览急求quartus ii 9.1 的32或64位的破解文件	qk333333 2012-5-24	11119	求知鸟 2012-5-25 10:23
预览 Warning (15610): No output dependent on input pin "clk"	ddd 2012-5-25	12019	求知鸟 2012-5-25 10:16
预览请问一下VGA的参数怎么算出来的	ddd 2012-5-25	01159	ddd 2012-5-25 05:03
预览 # Error loading design 在modelsim仿真的时候出现	ccffyy 2012-5-24	01223	ccffyy 2012-5-24 17:08
预览 # Error loading design 请问一下在modelsim仿真的时候出现	vvt 2011-9-14	77020	ccffyy 2012-5-24 17:07
预览 modelsim一直在loading，你们都碰到过没？？	夜雨一枝梅 2012-5-18	21514	pengdan0905 2012-5-24 15:13
预览用modelsim调试函数readmemh调入十六进制文件到存储器怎么总是读不进去啊	zzz 2012-5-24	01233	zzz 2012-5-24 14:46
预览怎么设置综合quartus中状态机的编码方式？	zzz 2012-5-24	01208	zzz 2012-5-24 14:40
预览 Altera术语翻译对照	ddr 2012-4-21	12631	qiuhuncl 2012-5-23 15:06
预览超长位宽的影响因素	aeou 2012-5-23	02153	aeou 2012-5-23 14:55
预览急！求教夏老师，关于nios中总线对流模式数据的读写延时问题	qq376784106 2012-5-22	01313	qq376784106 2012-5-22 12:57
预览为何我的quartus软件的宏功能模块创建向导中没有lpm_rom模块	ddd 2012-5-20	12403	孤独无渡人 2012-5-22 08:12
预览生成有16位输入输出的NOIS处理器	ccc 2012-5-22	11148	ccc 2012-5-22 07:06
预览关于RS纠错编码 ...2	ccffyy 2012-5-15	116757	ccffyy 2012-5-21 21:32
预览专业XILINX ALTERA开发板国内最专业的FPGA设计服务公司	shpsdz 2012-5-21	01338	shpsdz 2012-5-21 15:20
预览 FPGA优化结果占用零资源问题	shiweicl1314 2012-5-21	21656	shiweicl1314 2012-5-21 11:50
预览 modelsim编译xilinx的unisims库咋编不进去呢？	ccc 2012-5-18	21491	至芯兴洪 2012-5-19 21:35
预览 quartus中tools-netlist-technology map viewer	ccc 2012-5-19	01135	ccc 2012-5-19 18:16
预览请推荐一款性能较好，切换速度较快的模拟多路选择器	ddd 2012-5-4	11372	yoyo_note 2012-5-19 07:00
预览有南京地区的能做高速数据采集的吗?最好是公司?速度要求20M	ccc 2012-3-9	42188	yoyo_note 2012-5-19 06:47
预览有人嵌过51核吗我做串口实验发送是对的接收就是乱码这是为什么怎么解决？	vvt 2012-5-9	11372	yoyo_note 2012-5-19 06:42
预览 FPGA驱动LCD显示，显示字符这个程序可以用C写吗？求真相？	vvt 2012-5-9	11741	yoyo_note 2012-5-19 06:39
预览有木有人做过基于FPGA的压力传感器的？求指教	vvt 2012-5-9	11490	yoyo_note 2012-5-19 06:11
预览关于VHDL状态机的几个问题	aky450 2012-5-18	31652	yoyo_note 2012-5-18 23:56
预览大家好	yishengyizhi 2012-4-30	11372	yoyo_note 2012-5-18 23:19
预览请教一下。quartus里怎么仿真.v的文件呀？	ddd 2012-5-4	13019	yoyo_note 2012-5-18 23:04
预览 altera的串行结构的fir核使用	shanshuiwuxian 2012-5-13	11423	yoyo_note 2012-5-18 23:00
预览新手，求教一个仿真的问题	老贾 2012-5-11	11460	yoyo_note 2012-5-18 22:38
预览帮我看看这段程序什么意思，是一个正弦信号发生器中的一部分	miaodonglin123 2012-5-14	31588	yoyo_note 2012-5-18 22:15
预览哪位大哥能帮我翻译一下这个程序吗顺便做个仿真我的毕业论文要用	develop23 2012-5-16	41469	yoyo_note 2012-5-18 22:07
预览有没有人做过FPGA读写SATA硬盘的求思路	tjy389945230 2012-5-8	21416	yoyo_note 2012-5-18 21:57
预览 System C是一种很有效的设计方法	ccc 2012-5-18	11795	yoyo_note 2012-5-18 21:36
预览 AHDL to VHDL	yoyo_note 2012-5-18	01295	yoyo_note 2012-5-18 21:34
预览请问如何使用GRS	wj4256 2012-5-18	21421	yoyo_note 2012-5-18 21:31
预览我用ISE创建一个工程的时候它显示这个错误	ccc 2012-5-18	01027	ccc 2012-5-18 18:19
预览 FPGA现在有没有支持增量编译的工具？	ccc 2012-5-18	01187	ccc 2012-5-18 04:31
预览请问在spartan3上面建立的工程，能不能用在virtex-6板子上，只要将ucf改一下	ccc 2012-5-3	11245	yoyo_note 2012-5-17 20:27
预览 VERILOG描述是不是也能像VHDL那样并发处理？	vvt 2012-4-14	21410	yoyo_note 2012-5-17 20:22
预览求高手帮忙修改VHDL语言的CRC16程序，老是出错，急等	fanta23 2012-4-24	21763	yoyo_note 2012-5-17 20:12