FPGA技术交流今日: 0|主题: 13365|排名: 3

1 ... 239 240 241 242243244 245 246 ... 335 / 335 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


预览 ADC和DDC的时钟可以不一样吗？	ccs 2011-12-23	11746	秦菲菲 2012-1-6 16:38
预览怎么解决Quartus II集成环境中不能输入中文的问题？	linzhjbtx 2012-1-6	02355	linzhjbtx 2012-1-6 12:27
预览承接PCB外包绘制	spacetime1985 2011-11-10	12620	225631 2012-1-6 11:47
预览基于stratixii器件下信号的单端转差分	march_18th 2012-1-6	01325	march_18th 2012-1-6 10:58
预览求基于DSPBuilder的LMS自适应滤波器设计原理图	kyo4749 2012-1-4	21482	白开水的噩梦 2012-1-5 22:18
预览集成电路原型验证-Dini Group	dini-annle 2011-12-26	11360	225631 2012-1-5 18:06
预览 ep1c6q240c6设计问题急寻帮助	tinyboybai 2011-12-21	11368	225631 2012-1-5 18:05
预览求助：quartus 问题	lizhanning 2011-12-9	11388	225631 2012-1-5 18:04
预览 FPGA芯片选择求助	phypho 2011-12-8	11432	225631 2012-1-5 18:03
预览 ModelSim SE操作指南	IPO 2010-8-1	95208	huabaas 2012-1-4 22:29
预览嵌入式数据库Sqlite在嵌入式工控平板电脑中的使用	wqlcd_911 2012-1-4	01525	wqlcd_911 2012-1-4 15:16
预览自己做的PLC高速脉冲驱动步进电机，正反转加减速功能，有图有真相	wqlcd_911 2012-1-4	01576	wqlcd_911 2012-1-4 15:10
预览 sdk中有没有fwrite相关函数？	vvt 2011-12-28	11420	单片机高手 2012-1-4 11:49
预览使用Spartan-3a ，M0悬空，M1和M2下拉，现在可以扫描到FPGA	vvt 2012-1-4	11664	单片机高手 2012-1-4 11:45
预览２５６阶FIR滤波器	ups 2010-6-27	32498	白开水的噩梦 2011-12-31 13:01
预览 vhdl语法讨论！	xc5552003 2011-8-10	42559	yushix 2011-12-30 00:07
预览 process clocking is too complex	peak.lu 2011-12-27	22429	白开水的噩梦 2011-12-29 19:54
预览有没有不用DSP builder 做的FIR数字滤波器啊？？？	topershabby 2011-4-26	11655	白开水的噩梦 2011-12-29 15:44
预览 DSP Builder是单独的一个软件还是包含在Quartusii中的？	ccs 2010-12-1	33107	白开水的噩梦 2011-12-29 15:42
预览求助dsp builder7.1安装问题！！！	HDL 2010-6-26	22019	白开水的噩梦 2011-12-29 15:41
预览求高手指教怎么安装使用dsp_builder	406514993 2011-12-10	11521	白开水的噩梦 2011-12-29 15:41
预览纠结好久，求高手解答	wangyao 2011-12-17	31900	白开水的噩梦 2011-12-28 15:56
预览在EDK中，我参考IP核自动生成UCF写时序约束，两个作用相同的时钟引脚	vvt 2011-12-28	22227	白开水的噩梦 2011-12-28 12:40
预览 Altera FPGA配置前的引脚设置问题	fangliball 2011-12-22	32549	白开水的噩梦 2011-12-28 11:52
预览 32位单精度浮点运算器....求帮忙	vvt 2011-12-28	01850	vvt 2011-12-28 09:53
预览在Q II环境下出现了如下警告，请教解决办法	fangliball 2011-12-25	618190	fangliball 2011-12-26 23:34
预览使用quartus IP核中的ALTFP_MULT时的资源占用	qq376784106 2011-12-26	12332	qq376784106 2011-12-26 19:00
预览新手求助，为什么仿真不出来？	绿茶盖儿 2011-9-22	62733	白开水的噩梦 2011-12-26 14:22
预览如何写testbench	cherished 2011-9-18	63296	白开水的噩梦 2011-12-26 14:16
预览一个ds18b20的verilog程序，提示有错误，大家帮忙看一下	jwx1904 2011-12-25	41456	白开水的噩梦 2011-12-26 14:14
预览如何用VHDL实现输出一个单脉冲信号	dspmatlab 2011-8-9	74195	alec405 2011-12-26 08:52
预览我想问一下关于VHDL语言的问题	IPO 2011-8-11	32261	alec405 2011-12-26 08:48
预览今天碰到个问题modelsim仿真时间很长，要十几分钟，鼠标点快点仿真器就自动关闭	ccs 2011-10-18	52886	champagne66 2011-12-25 22:27
预览夏宇闻老师，各位前辈高人，FPGA 与DSP并口通信的问题	jessie9940509 2011-12-21	72697	suifeng0868 2011-12-25 16:13
预览关于FPGA的复位信号问题	fangliball 2011-12-21	32317	fangliball 2011-12-25 16:02
预览求教仿真出现HiZ	fei1314yan 2011-12-19	41824	白开水的噩梦 2011-12-25 14:37
预览几个赋值语句之间的区别是什么啊	gaolian 2011-12-22	31534	白开水的噩梦 2011-12-25 14:23
预览在跨时钟域的系统中常见高速时钟域采样低速时钟域的数据即高速采低速	ccs 2011-12-24	01337	ccs 2011-12-24 16:42
预览我这个程序怎么占用逻辑单元3万多个，太多了！	lig82 2011-12-17	21844	至芯兴洪 2011-12-23 20:27
预览为什么一来就叫我做一个B码解码。。。	raphael_cc 2011-12-23	11289	至芯兴洪 2011-12-23 19:51