fpga论坛|fpga设计论坛

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
收藏本版 (8) |订阅

FPGA技术交流 今日: 0|主题: 13329|排名: 8 

作者 回复/查看 最后发表
预览 FPGA每个电源引脚都加滤波电容? 天马 2011-9-10 21944 jasonshows 2011-9-16 12:34
预览 请教差分时钟问题 kakaroto 2011-9-15 53061 wpaizsw 2011-9-15 23:23
预览 请教大家一个verilog的问题  ...2 redolent 2011-8-25 106328 wpaizsw 2011-9-15 23:23
预览 急急急!请教高手 99aq 2011-9-1 54817 至芯兴洪 2011-9-15 18:34
预览 NIOS中Flash的操作 33219874 2011-9-14 11496 至芯兴洪 2011-9-15 18:17
预览 你们做前仿真和后仿真都用什么工具? vvt 2011-6-30 11841 CrazyDiode 2011-9-15 14:52
预览 紧急求助 !!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!! FPGA菜鸟 2011-9-13 31373 至芯兴洪 2011-9-15 13:39
预览 各位FPGA高手帮忙解决一下,非常感激! destiny01 2011-9-9 52410 至芯兴洪 2011-9-15 13:31
预览 atmel at697F 如何配置 zhangzhiqing 2011-9-15 01204 zhangzhiqing 2011-9-15 11:05
预览 减速器的模式 uouworiuo 2011-9-15 01321 uouworiuo 2011-9-15 09:57
预览 有没有哪位能提供提取同步时钟的VerilogHDL源代码? CHANG 2010-6-27 12591 pengdan0905 2011-9-15 09:48
预览 jtag下载fpga读取 ddr 每次下载 ddr里的数据保存么 fpgaw 2011-9-15 02417 fpgaw 2011-9-15 06:05
预览 招兼职sniffer讲师 hehe234 2011-9-14 01425 hehe234 2011-9-14 16:47
预览 Cortex培训 曙海sz 2011-9-14 01837 曙海sz 2011-9-14 14:05
预览 C++语言培训 曙海sz 2011-9-14 01582 曙海sz 2011-9-14 14:04
预览 VHDL报错:loop must terminate within 10,000 iteration??? yu_hai_yang 2011-9-14 02821 yu_hai_yang 2011-9-14 09:56
预览 往板上的Flash编程的时候应该怎么操作呢, IPO 2011-9-13 01973 IPO 2011-9-13 20:59
预览 quartus ii 9.0编程下载的问题 ryh619 2011-9-13 11358 ryh619 2011-9-13 20:52
预览 紧急求助 !!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!! FPGA菜鸟 2011-9-13 01427 FPGA菜鸟 2011-9-13 15:23
预览 紧急求助 !!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!! FPGA菜鸟 2011-9-13 01224 FPGA菜鸟 2011-9-13 15:23
预览 谁有NIOS 9.0的SP2补丁。 IPO 2011-9-13 01542 IPO 2011-9-13 13:31
预览 我正准备做基于FPGA的H.264编码解码,由于网上没有编码的ipcore, IPO 2011-9-13 01556 IPO 2011-9-13 13:22
预览 我想利用Q2自带的浮点数乘法器 但是其中一个端口的输入是一个常数值 怎么处理》? IPO 2011-9-13 01299 IPO 2011-9-13 13:21
预览 正弦波,三角波。锯齿波的产生? ottomia 2011-7-29 55610 surflang 2011-9-12 23:29
预览 synplify的综合结果:时间报告的问题 attach_img chinalll 2011-9-12 01349 chinalll 2011-9-12 09:56
预览 请问说有能力自己做H.264的编码解码 ccs 2011-9-8 11303 cgh996 2011-9-11 16:18
预览 关于“parameter” 的使用 wolfson 2011-9-7 11384 cgh996 2011-9-11 15:57
预览 如何指定芯片所用的PLL? melody198819 2011-7-28 21628 njithjw 2011-9-11 14:26
预览 门级仿真的问题 zglFPGA 2011-8-8 11530 njithjw 2011-9-10 21:15
预览 关于fpga管脚问题 attach_img wanglong2011 2011-8-22 52420 njithjw 2011-9-10 21:12
预览 异步RS422与上位机协议可不可以变成同步RS422 vvt 2011-8-23 11509 njithjw 2011-9-10 21:11
预览 quartus中管脚分配问题求助 attach_img bcking2026 2011-5-15 68849 njithjw 2011-9-10 21:10
预览 用SignalTap II仿真,求高手指点。 vvt 2011-8-15 21432 njithjw 2011-9-10 21:06
预览 用modelsim仿真时出现以下错误 vvt 2011-8-27 22124 njithjw 2011-9-10 21:02
预览 什么分配LVDS引脚时,自动分配的匹配引脚锁到了我其他的端口引脚去了 vvt 2011-8-29 12253 njithjw 2011-9-10 20:50
预览 usb blaster ryh619 2011-9-7 11293 njithjw 2011-9-10 20:46
预览 请问有经验的高手AlteraFPGA 的配置方式(AS\PS)如何选取? lanpad 2011-9-8 11517 njithjw 2011-9-10 20:44
预览 各位大侠有没有谁配置过ALTER的收发器transceiver 荷叶田田1224 2011-9-4 11359 njithjw 2011-9-10 20:36
预览 WIN7支持ISE9吗?哪位知道? IPO 2011-8-31 21493 lxy890123 2011-9-10 13:00
预览 ise 13.2新建verilog module问题 lxy890123 2011-9-10 11416 lxy890123 2011-9-10 12:58
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-11-4 04:12 , Processed in 0.065461 second(s), 16 queries .

Powered by Discuz! X3.4

Copyright © 2001-2023, Tencent Cloud.

返回顶部 返回版块