FPGA技术交流今日: 0|主题: 13298|排名: 9

1 ... 290 291 292 293294295 296 297 ... 333 / 333 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


预览请教如何在Verilog中表示负数	sepathy@163.com 2010-12-21	37600	miwueshine 2010-12-24 10:09
预览滤波器怎么设计？	TCL 2010-12-23	01417	TCL 2010-12-23 19:52
预览 ARM怎么控制FPGA？？？谁能帮帮忙吗	IPO 2010-12-23	11491	IPO 2010-12-23 11:35
预览如果差分电路输入电压变化，输入的基准也跟着变化	IPO 2010-12-23	11345	IPO 2010-12-23 11:35
预览我想用Modelsim仿真RS核	IPO 2010-12-23	11577	IPO 2010-12-23 11:34
预览万分感激你的关注！如何利用主端口发起DMA传输？	skw 2010-12-23	01526	skw 2010-12-23 09:57
预览编写一个程序要实现dsp输出的八路脉冲给FPGA进行取反	IPO 2010-12-23	11520	IPO 2010-12-23 08:36
预览 verilog 语法掌握差不多下一步怎么走？师哥师姐帮帮忙指点一下	815436262 2010-12-21	21708	wangxia6112 2010-12-22 10:24
预览 case语句必须在always块下才可以	815436262 2010-12-21	01309	815436262 2010-12-21 21:41
预览 modelsim仿真需要关联什么吗？	IPO 2010-12-19	12033	guojun 2010-12-21 21:35
预览如何用verilog状态机编串口收发程序	CTT 2010-6-26	44286	兜里有糖糖 2010-12-21 21:19
预览紧急求助	wqt128 2010-12-9	31935	hbaifenbai 2010-12-21 20:58
预览仿真寄存器IP核还需要实例化寄存器吗	luftwaffe 2010-12-21	01727	luftwaffe 2010-12-21 12:28
预览 verilog语言，if语句中如何既保存原来的值又不生成锁存器？	congbupt 2010-12-4	22833	hwakicestone 2010-12-21 11:49
预览这样简单的东西也编译不过，真想去死了算了！！！ ...2	chengg1394 2010-12-16	105073	hwakicestone 2010-12-21 11:41
预览我的ARM 和J-LINK连接不上，大家谁遇到过这样的问题？给点建议？	guanguan 2010-12-21	01390	guanguan 2010-12-21 11:39
预览用vcs怎么混合编译systemverilog，vhdl和c	qq894362330 2010-12-21	03595	qq894362330 2010-12-21 11:11
预览怎样把quartus ii编译通过的工程放在ModelSim里面做仿真？	fpgaw 2010-9-8	83832	y247293017 2010-12-20 20:29
预览 xlinx芯片的命名规律是什么？比如XC5VLX110T	IPO 2010-12-20	01551	IPO 2010-12-20 19:21
预览有用过CMX639的吗？电路图能否分享我一份，谢谢	IPO 2010-12-20	01378	IPO 2010-12-20 19:21
预览 cb555定时器定时时间是任意的吗	IPO 2010-12-20	01505	IPO 2010-12-20 19:20
预览关于XLINX公司的软件EDK,ISE,SDK	jiyuhl 2010-12-20	01993	jiyuhl 2010-12-20 11:48
预览关于DCM	vvt 2010-10-28	52999	IPO 2010-12-20 11:01
预览 EAB是什么？	IPO 2010-12-20	31546	IPO 2010-12-20 10:36
预览请教Verilog的问题	miwueshine 2010-12-17	22366	miwueshine 2010-12-20 10:18
预览 CPLD的串口收发程序没？	IPO 2010-12-20	02610	IPO 2010-12-20 09:47
预览 QuartusII仿真警告信息原因解析	IPO 2010-12-20	12614	IPO 2010-12-20 04:20
预览如果opt1<opt2,怎么给借位标记C赋值？	IPO 2010-12-19	21582	兜里有糖糖 2010-12-19 20:06
预览我的CHIPSCOPE总是出现"Waiting for Core	ccs 2010-12-19	23117	ccs 2010-12-19 04:35
预览 module wer(clk,rst,led0,led1);	ccs 2010-12-19	52122	ccs 2010-12-19 04:29
预览公司想用FPGA开发TFT LCD 显示器，因此想买FPGA开发板，请大家给推荐介绍！	ccs 2010-12-19	01407	ccs 2010-12-19 04:27
预览数字电路芯片设计和模拟电路芯片设计	IPO 2010-12-15	12091	蓝天的云朵7 2010-12-19 00:41
预览跪求高手指点！！！	cxysdsg 2010-12-18	01236	cxysdsg 2010-12-18 22:02
预览新手请教大家一个问题	七缎夕落 2010-11-22	82263	huangyijunok 2010-12-18 21:30
预览夏老师书上的状态机例子仿真没有输出，请高手指点。	huangyijunok 2010-12-16	33107	huangyijunok 2010-12-18 21:09
预览阻塞赋值和非阻塞赋值，综合出来硬件上的区别？？	ian11122840 2010-9-30	62889	870027359 2010-12-18 01:59
预览一个5分频电路的困惑【谢谢高手帮忙】	打酱油 2010-10-3	73598	870027359 2010-12-18 01:57
预览 VHDL 不知道错在哪了我是一个初学者 ...2	zhangyasen_8 2010-12-7	119741	870027359 2010-12-18 01:51
预览在verilog中用assign赋值 ...2	ups 2010-6-27	167586	870027359 2010-12-18 01:40
预览这段verilog代码怎么错了？	vvt 2010-10-23	83016	victormou 2010-12-17 19:35