集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
收藏本版 (8) |订阅

FPGA技术交流 今日: 0|主题: 13185|排名: 2 

作者 回复/查看 最后发表
预览 Quartus 10.0和Quartus 10.0 SP1有何区别 IPO 2010-10-10 01867 IPO 2010-10-10 09:42
预览 请问谁有system generator,能不能传一个给我 IPO 2010-10-10 01501 IPO 2010-10-10 09:41
预览 哪位用过ISE中IP的乘加器?指导一下可以吗? IPO 2010-10-10 01945 IPO 2010-10-10 09:40
预览 哪位兄弟有ISE 10.1 的教程,发来学习一下 IPO 2010-10-10 02326 IPO 2010-10-10 09:40
预览 如何检测24位数中连续0的最大个数 西邮阿立 2010-10-8 32144 wudi_xylon 2010-10-9 19:20
预览 求DPPL的实现代码 encounter 2010-6-27 11677 wudi_xylon 2010-10-9 19:17
预览 如何用Verilog HDL实现复数矩阵的乘法 CHA 2010-6-27 13598 wudi_xylon 2010-10-9 19:14
预览 基于vhdl行列式件键盘的程序  ...23 usb 2010-6-27 219573 天蝎诀 2010-10-9 17:48
预览 给大家整理出来的好网站呀 mybella 2010-10-9 01801 mybella 2010-10-9 16:39
预览 哪位大侠帮我解释一下macrocell attribute? zhangyueqiang 2010-10-8 02137 zhangyueqiang 2010-10-8 20:28
预览 强烈求助!!! 368zhangjian 2010-10-8 01522 368zhangjian 2010-10-8 12:36
预览 怎样用ise core generator产生的ip? CPLD 2010-4-10 54218 onlineman 2010-10-6 22:40
预览 在ISE里面 怎么把自己写的VHDL程序转成IP ? IPO 2010-9-6 11717 onlineman 2010-10-6 22:38
预览 ise中,一个模块对另一个模块调用的时候,还需要在前面加include 吗? vvt 2010-9-7 64096 onlineman 2010-10-6 22:37
预览 求助! changcomeon 2010-10-5 12276 chenliang1116 2010-10-6 19:33
预览 大家畅谈一下自己学习FPGA的经验和过程吧,期待中…… lichangyun 2010-10-4 01884 lichangyun 2010-10-4 10:07
预览 verilog与VHDL混合编程?? joanna 2010-9-5 26743 七缎夕落 2010-9-30 12:18
预览 那位朋友帮我看一下这句话是什么意思?VHDL语言 vhdl 2010-8-13 32537 七缎夕落 2010-9-30 12:15
预览 求助ise管脚location栏变成blank andymarl 2010-9-30 01800 andymarl 2010-9-30 00:31
预览 我想做个容量大,速度快的FIFO出来,请问选ALTERAR的哪一款开发板? muyiyangmei 2010-9-29 01885 muyiyangmei 2010-9-29 18:58
预览 哥哥姐姐们好,我是初学者,有个有关初级实验的几个问题想请教一下,谢谢帮忙哈! Soly 2010-8-1 33041 habc987@163.com 2010-9-29 18:02
预览 求助:ISE10.0安装问题,显示无效的windows映像 strongli 2010-9-27 22229 strongli 2010-9-29 15:22
预览 用modelsim时出现这样的问题,请问怎么样解决 vvt 2010-9-24 35489 cqq0919 2010-9-29 12:48
预览 状态为什么会转移到没有定义的全0呢 cqq0919 2010-9-28 21828 cqq0919 2010-9-29 11:59
预览 求助:quartus关联modelsim出现问题 zuozhuang 2010-9-28 02405 zuozhuang 2010-9-28 13:05
预览 求助,Verilog中的位或怎么输入? xiuzhu 2010-9-16 42852 maxizong 2010-9-27 11:18
预览 初学者 急求 changcomeon 2010-9-26 11708 sihaiguoxin 2010-9-26 23:44
预览 请教 yuzhousen 2010-9-11 21699 rainybyf 2010-9-26 20:23
预览 为什么 wait 语句在编译时被忽略掉呢 kangjiacang 2010-6-29 42951 rainybyf 2010-9-26 10:12
预览 求可综合的verilog延时例子 ANG 2010-6-27 32800 rainybyf 2010-9-26 10:09
预览 verilog 设计8bit乘8bit硬件乘法器 interi 2010-6-27 93232 rainybyf 2010-9-26 09:35
预览 请教大家一下Megacore的问题 ccs 2010-9-25 01681 ccs 2010-9-25 14:46
预览 谁做过pci9054的? vvt 2010-9-24 01674 vvt 2010-9-24 21:41
预览 谁有ISE 12.2的完全破解 vvt 2010-8-9 24025 fanrong07 2010-9-24 15:05
预览 求助!!!!!!!!!!!! attach_img wenhaiou 2010-9-24 01488 wenhaiou 2010-9-24 12:17
预览 北京瑞雪股份制技术团队专注于嵌入式设备研发外包 ruixuegufen 2010-9-24 01573 ruixuegufen 2010-9-24 01:14
预览 判断一个字节里含1的个数(即奇偶校验)最简单有效的办法是什么? IPO 2010-9-18 32299 victory97 2010-9-23 12:15
预览 如何quartus ii仿真他的最高工作频? IPO 2010-9-9 93339 maxizong 2010-9-21 14:26
预览 FPGA 如何用Verilog编写来定义RAM呢? IPO 2010-9-18 53791 iampiano 2010-9-21 10:42
预览 关于FPGA的设计 狗窝里的猫 2010-9-20 01476 狗窝里的猫 2010-9-20 19:52
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-4-20 05:25 , Processed in 0.064772 second(s), 16 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

返回顶部 返回版块