集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
收藏本版 (8) |订阅

FPGA技术交流 今日: 0|主题: 13043|排名: 8 

作者 回复/查看 最后发表
预览 altera FPGA学习 老怪甲 2010-4-12 12008 wangw899 2010-8-14 10:39
预览 quartus9.1 一点programm就死怎么回事啊 canicula2000 2010-8-3 11828 wangw899 2010-8-14 10:23
预览 你们fpga都跑多少M的? guanguan 2010-8-13 11768 guanguan 2010-8-13 15:04
预览 大家 有谁在做数字电视前端的吗? guanguan 2010-8-13 31763 guanguan 2010-8-13 14:14
预览 请问有人用FPGA/CPLD做步进电机细分的没? ATA 2010-6-26 62998 majianbiao 2010-8-13 10:21
预览 关于用QuartusII仿真的问题?????? 芙蓉帐暖 2010-8-12 32511 芙蓉帐暖 2010-8-12 16:40
预览 什么是FIFO? IPO 2010-8-12 32456 IPO 2010-8-12 11:09
预览 请问一下 谁可以解密 XILINX XC4044XLA ? IPO 2010-8-12 01770 IPO 2010-8-12 10:58
预览 我想问下自己画好的一块转接板,去印多少钱? IPO 2010-8-12 21558 IPO 2010-8-12 10:32
预览 运放中+-5v能用10V和接地代替不啊 IPO 2010-8-12 11859 IPO 2010-8-12 09:16
预览 请问xilxinx中的xbd文件是自己结合程序写的 还是固定的啊 IPO 2010-8-11 11742 XINZHE 2010-8-11 21:16
预览 VHDL语言如何实现数据选择器? IPO 2010-8-11 12587 IPO 2010-8-11 14:45
预览 process中,信号间赋值是“值传递”还是“地址传递”? IPO 2010-8-11 11643 IPO 2010-8-11 14:44
预览 如何模拟一个与主时钟同频的计数器? IPO 2010-8-11 12755 IPO 2010-8-11 14:43
预览 VHDL中integer是如何实现的? IPO 2010-8-11 01984 IPO 2010-8-11 14:42
预览 问题描述:在VHDL中,如何使用两个时钟更改同一个数据? IPO 2010-8-11 11826 IPO 2010-8-11 14:41
预览 PHY芯片,有军品级的吗? IPO 2010-8-11 01775 IPO 2010-8-11 11:07
预览 CORDIC算法介绍 I2C 2010-8-10 02017 I2C 2010-8-10 15:49
预览 FPGA内部逻辑布线 satanhaozi 2010-8-10 01734 satanhaozi 2010-8-10 09:48
预览 Spartan-6 FPGA 嵌入式套件产品信息简介 CPLD 2010-8-10 02521 CPLD 2010-8-10 07:05
预览 基于FPGA实现并口EPP协议 CPLD 2010-8-10 01915 CPLD 2010-8-10 06:23
预览 Quartus II环境中PLL输出时钟在做时序仿真是怎么没输出,而功能仿真却是正确的 vhdl 2010-8-9 01756 vhdl 2010-8-9 20:26
预览 请教 关于边缘脉冲检测的问题 attach_img hanwuji621 2010-8-9 01791 hanwuji621 2010-8-9 16:56
预览 请教,关于sdram与flash之间的DMA传输 attach_img zxz19890318 2010-8-9 01756 zxz19890318 2010-8-9 16:39
预览 在NIOS II EDS中出现咋解决啊 vvt 2010-8-9 02458 vvt 2010-8-9 14:04
预览 求xilinx xc3s500e pq208的详细资料 xiaohei 2010-8-6 12219 xiaohei 2010-8-7 08:53
预览 为何两种仿真结果不一样? namemy 2010-8-6 01588 namemy 2010-8-6 22:35
预览 流水灯设计 什么实现循环啊 vvt 2010-8-6 910950 xiaohei 2010-8-6 13:28
预览 MICROBLAZE中初始化了一个8位的IO口P时 若输出0x01 1出现在P<7> vvt 2010-8-6 02281 vvt 2010-8-6 12:37
预览 有人做过OV9650的摄像头驱动吗 dds 2010-7-19 11936 vvt 2010-8-6 12:22
预览 xilinx ip 核 AD核 是通用的吗 可以用任何的AD DA 吗 ccs 2010-8-6 02000 ccs 2010-8-6 08:48
预览 想问下我装ise的时候 为什么总是弹出no temp directory found的错误提示啊 ccs 2010-8-6 01624 ccs 2010-8-6 08:47
预览 究竟错在哪里!!!!!!!!!!!!!!!!!!!!!!!!  ...2 Gevyaa 2010-8-2 117392 Gevyaa 2010-8-5 20:29
预览 向高手求教,关于FPGA内核的使用 科学风 2010-8-4 11789 小苦 2010-8-5 17:40
预览 第一次发帖,一个弱弱的verilog程序的问题 shaofan530530 2010-8-3 11671 小苦 2010-8-5 17:36
预览 verilog 三分频源代码 254936154 2010-8-5 01904 254936154 2010-8-5 17:24
预览 关于verilog中的输入端口和输出端口的类型? 芙蓉帐暖 2010-8-3 23432 芙蓉帐暖 2010-8-5 15:22
预览 fpga的速率等级是什么意思啊? CPLD 2010-8-5 63333 CPLD 2010-8-5 11:31
预览 用Verilog写了一个串口的程序,只能收发单个字节,即收发8个数据位 IPO 2010-8-5 43432 IPO 2010-8-5 09:30
预览 谁有“FPGA 数字电子系统设计与开发实例导航”光盘的例子啊! hello2008 2010-7-30 11660 过去的过去 2010-8-5 08:24
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2024-12-24 10:52 , Processed in 0.090885 second(s), 16 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

返回顶部 返回版块