切换到窄版

集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步，快速开始

搜索
fpga论坛|fpga设计论坛»论坛 › › FPGA技术交流
收藏本版 (8) |订阅

FPGA技术交流 今日: 0|主题: 13043|排名: 8 

新窗 全部主题  最新  热门  热帖  精华  更多 
作者 回复/查看 最后发表
预览 quartusII这个警告有什么影响?应该怎么避免？  ...2 FFT 2010-6-27 115949 CHANG 2010-6-28 10:54
预览 大家fpga设计都用什么软件？  ...23 ANG 2010-6-26 2510284 lovepower97 2010-6-28 10:51
预览 面向多媒体的FPGA设计？ ngtim 2010-6-28 83108 ANG 2010-6-28 10:40
预览 verilog异步触发问题 AAT 2010-6-27 94262 longt 2010-6-28 10:36
预览 SystemVerilog语言简介  ...2 usb 2010-6-27 105526 interig 2010-6-28 10:35
预览 想将两个8位数组合成一个16位的数,这样的VHDL程序怎么写?  ...2 encounter 2010-6-28 115488 longtim 2010-6-28 10:28
预览 verilog8位数的串入并出 代码 interig 2010-6-28 83503 encounter 2010-6-28 10:22
预览 verilog程序?谢谢了  ...2 CHAN 2010-6-27 125186 VVIC 2010-6-28 10:17
预览 verilog初学者实际工作中遇到的问题 请大家指点下~~~  ...2 CHANG 2010-6-28 105358 interig 2010-6-28 10:13
预览 什么叫可综合 tim 2010-6-27 93604 tim 2010-6-28 10:10
预览 Verilog的结构语句、系统任务...  ...2 CHAN 2010-6-28 106329 interi 2010-6-28 10:08
预览 计数器问题，这个代码的testbench对不对，仿真的时候，输出一直是X longtim 2010-6-28 73232 AAT 2010-6-28 09:43
预览 请教Verilog的问题data;这句中既然是定义了一位的，为什么又要定义成[0..0]这样的形式  ...2 ups 2010-6-27 104649 UFP 2010-6-28 09:35
预览 verilog这段代码的输出怎样去掉毛刺  ...2 CCIE 2010-6-27 116846 ngtim 2010-6-28 09:32
预览 QUARTUS的延时和初始化问题  ...2 interi 2010-6-28 105624 CHA 2010-6-28 09:27
预览 FPGA引脚输出(LVTTL)随频率变高而严重变形，怎么解决 老怪甲 2010-6-28 01439 老怪甲 2010-6-28 09:20
预览 求助：这样的信号怎么产生呢？ usd 2010-6-27 82492 longtim 2010-6-28 09:18
预览 模块中设计了一个分频器,产生的频率要同时给我设计的两个FIFO同时提供时钟. tim 2010-6-28 72834 CCIE 2010-6-28 09:16
预览 有个程序那个reg给dout赋值是不是就是给dout赋初值,如果不是,那么要给dout 一个初值 AAT 2010-6-27 92932 CTT 2010-6-28 09:15
预览 一段关于流水代码的问题 usd 2010-6-27 72579 CHAN 2010-6-28 09:12
预览 VHDL菜鸟问题 FFT 2010-6-27 93728 inter 2010-6-28 09:03
预览 process进程内外的串行并行?  ...2 UFP 2010-6-27 107310 ICE 2010-6-28 09:02
预览 哪位高手能帮我写一下用Verilog HDL语言来实现组相联cache的行为级设计! ups 2010-6-26 42266 interig 2010-6-28 09:00
预览 推荐一本学习VHDL的教材 ngtim 2010-6-27 73286 longt 2010-6-28 09:00
预览 请教verilog代码使用repeat产生确定数目的时钟脉冲  ...2 interige 2010-6-28 1211777 HDL 2010-6-28 08:55
预览 fpga新手的verilog困惑 CHANG 2010-6-28 72866 CHANG 2010-6-28 08:53
预览 求教：：@()的问题 longtime 2010-6-27 82476 longt 2010-6-28 08:38
预览 VHDL 程序问题求教 VVC 2010-6-28 83480 CHAN 2010-6-28 08:37
预览 计数器？有个输出y，怎么使y在0到32为1 ，在32到64为1，64到100又为0？ interi 2010-6-28 62452 CHAN 2010-6-28 08:36
预览 关于DPLL中鉴相器的Verilog的代码怎么写 AAT 2010-6-28 73963 CHAN 2010-6-28 08:27
预览 verilog hdl学习 谁知道在VERILOG 中怎么用双向口呀？ ups 2010-6-27 93458 tim 2010-6-28 08:07
预览 怎么用数据流描述？？？？ UFO 2010-6-27 73167 longt 2010-6-28 08:06
预览 如何用VERILOG实现串-并转换？请各位达人指教！ tim 2010-6-28 83368 VVIC 2010-6-28 08:05
预览 256*8的rom的VHDL设计 longtime 2010-6-27 63054 ngtim 2010-6-28 07:56
预览 ＰＬＬ的使用方法！ ANG 2010-6-27 83415 ANG 2010-6-28 07:52
预览 用verilog写的module能够重复引用吗？ longt 2010-6-27 93575 usd 2010-6-28 07:45
预览 为什么我定义的寄存器类型的数组编译总是不能通过? longtime 2010-6-27 82669 HANG 2010-6-28 07:36
预览 同步电路和异步电路的区别 VVC 2010-6-27 73338 ANG 2010-6-28 07:32
预览 IOB资源不够用，有什么技巧改进没有？ ups 2010-6-27 73271 CHAN 2010-6-28 07:31
预览 有verilog开平方的算法吗？ encounter 2010-6-28 62888 FFT 2010-6-28 07:20
下一页 »
1 ...308309310311312313314315... 327下一页
 返 回 发新帖

快速发帖

还可输入 80 个字符
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以发帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2024-12-24 04:27 , Processed in 2.580858 second(s), 16 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

返回顶部 返回版块