FPGA技术交流今日: 0|主题: 13182|排名: 1

1 ... 313 314 315 316317318 319 320 ... 330 / 330 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


预览仿真结果不对	longtime 2010-6-28	72817	CHANG 2010-6-28 05:45
预览求助：verilog自动交通控制系统	AAT 2010-6-27	42105	interi 2010-6-28 05:44
预览请问有没有用Verilog写过BCD码除法器的？	longtim 2010-6-28	52963	interig 2010-6-28 05:41
预览分频代码 BDR是一个8位的二进制数,来实现0-256任意分频	ICE 2010-6-28	72807	inter 2010-6-28 05:40
预览求SYSTEM VERILOG书	CHA 2010-6-27	83514	longt 2010-6-28 05:38
预览在对fpga 编程时，对了大量数据的运算，比如说乘法运算有两种方法	tim 2010-6-28	52974	tim 2010-6-28 05:23
预览 verilog请教程序中的一点小问题	CCIE 2010-6-27	63380	VVC 2010-6-28 05:20
预览加法器中的一些问题	interi 2010-6-28	42157	ATA 2010-6-28 05:20
预览关于奇数分频	ICE 2010-6-27	62880	VVIC 2010-6-28 05:17
预览 Johnson counter 有什么优点？	interi 2010-6-28	43390	usd 2010-6-28 05:14
预览求助”正弦波的vhdl程序“	CHANG 2010-6-27	62955	AAT 2010-6-28 05:10
预览在quartus II中只能用vwf波形文件仿真吗？	inter 2010-6-27	55399	ANG 2010-6-28 05:09
预览奇数分频	CHA 2010-6-27	72544	FFT 2010-6-28 05:07
预览在verilog里边调用不同文件里边的模块使用'include就可以了，可是vhdl怎么办？	longtim 2010-6-27	64747	CTT 2010-6-28 05:02
预览新手求助!以下错误怎么改？	HANG 2010-6-28	33177	VVC 2010-6-28 05:00
预览 verilog不知道对不?	encounter 2010-6-28	52856	HDL 2010-6-28 04:59
预览求电子万年历的VHDL程序	inter 2010-6-28	32817	CHA 2010-6-28 04:51
预览关于脉冲的宽度？	longtime 2010-6-28	42194	longtime 2010-6-28 04:51
预览你好！可不可以把你的可以实现加减乘除的VHDL程序贴在上面啊	inter 2010-6-27	62703	CCIE 2010-6-28 04:50
预览如何开始学习Verilog？	interige 2010-6-27	53264	HANG 2010-6-28 04:50
预览哪位有des加密算法的fpga源程序啊!小弟急用!	UFP 2010-6-28	42070	encounter 2010-6-28 04:45
预览 quartusII里警告的影响	CHAN 2010-6-28	32425	VVIC 2010-6-28 04:44
预览 vga彩条信号显示控制器	HANG 2010-6-27	64307	CHAN 2010-6-28 04:43
预览 verilog 中的函数(tunction)如何用？	CCIE 2010-6-28	33070	VVIC 2010-6-28 04:41
预览问题仍在继续——一个初学者请教：寄存器赋值问题？	CHANG 2010-6-28	32060	FFT 2010-6-28 04:38
预览如何产生一个不对称的clk?	ICE 2010-6-27	41810	interige 2010-6-28 04:34
预览有能给个用VHDL编写的小系统的程序啊	usd 2010-6-28	42103	ANG 2010-6-28 04:34
预览序列检测器~~~~	UFO 2010-6-27	72765	CHA 2010-6-28 04:33
预览求助：关于Verilog的问题	ATA 2010-6-27	53071	ngtim 2010-6-28 04:31
预览问个菜鸟级的问题	usd 2010-6-27	52732	CTT 2010-6-28 04:31
预览如何在Verilog实现一个将加法器的结果载入D触发器的代码	ANG 2010-6-28	63211	FFT 2010-6-28 04:28
预览如果要设计个模块，这个模块时钟有125MHZ和250MHZ选择	HANG 2010-6-27	52732	usb 2010-6-28 04:27
预览利用verilog语言实现数学函数，如sine、cos函数、log2x以2为底的对数函数	ups 2010-6-27	55795	AAT 2010-6-28 04:25
预览 5分频（占空比3：2）	CHAN 2010-6-28	21958	VVC 2010-6-28 04:22
预览在用原理图编绎出现一个问题，请问一下用这种方式编译应该注意哪些问题	CTT 2010-6-28	32091	ups 2010-6-28 04:22
预览各位请帮我看一下这是用什么语言写的程序？	tim 2010-6-28	32032	HANG 2010-6-28 04:22
预览有人用VHDL写过产生服从高斯分布且方差可调的随机噪声的程序吗？	VVC 2010-6-27	53567	ngtim 2010-6-28 04:21
预览请教VHDL语言的高手	usd 2010-6-28	31793	CTT 2010-6-28 04:21
预览 fpga组合逻辑反馈问题	ICE 2010-6-28	32899	longtim 2010-6-28 04:19
预览关于选片？	longtime 2010-6-28	42000	ups 2010-6-28 04:18