切换到窄版

集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步，快速开始

搜索
fpga论坛|fpga设计论坛»论坛 › › FPGA技术交流
收藏本版 (8) |订阅

FPGA技术交流 今日: 0|主题: 13043|排名: 8 

新窗 全部主题  最新  热门  热帖  精华  更多 
作者 回复/查看 最后发表
预览 求8位10进制频率计VHDL的程序? FFT 2010-6-28 02165 FFT 2010-6-28 00:44
预览 设计一个计时范围为0.01秒～1小时的秒表： longtim 2010-6-28 01519 longtim 2010-6-28 00:44
预览 fpga新手求助分时复用问题 ups 2010-6-27 12549 HANG 2010-6-28 00:42
预览 用FPGA做函数信号发生器 要求产生3肿波形 CHAN 2010-6-27 11597 ngtim 2010-6-28 00:41
预览 把写好的I2C代码下到APB桥上，要做什么？ UFO 2010-6-28 01736 UFO 2010-6-28 00:41
预览 TEXTIO文件的应用怎么利用textio文件的形式进行电路测试 usb 2010-6-28 11496 UFO 2010-6-28 00:40
预览 救助：Mars-XC3S400-U FPGA开发板 interig 2010-6-28 01694 interig 2010-6-28 00:37
预览 fpga新手紧急求助:如何根据XILINX应用规范XAPP008.002实现波形发生器? FFT 2010-6-28 01718 FFT 2010-6-28 00:36
预览 Q2 和 MAX+PLUS II 生成的 配置文件大小的查看 UFO 2010-6-28 01719 UFO 2010-6-28 00:36
预览 关于FFT数据输入倒序的问题？ interi 2010-6-28 01953 interi 2010-6-28 00:32
预览 设计伪随机地址发生器时（LFSR），可以使用clk时钟信号和另一个信号相与得出一个信号 interi 2010-6-28 01603 interi 2010-6-28 00:32
预览 求带testbanch的 VERILOG例程 longtime 2010-6-28 01717 longtime 2010-6-28 00:30
预览 求16位乘法器的Verilog程序 VVC 2010-6-28 01709 VVC 2010-6-28 00:30
预览 关于ddr sdram控制器的一个问题？ VVIC 2010-6-28 02272 VVIC 2010-6-28 00:29
预览 如何使用quartus 2的增量编译与逻辑锁定功能 AAT 2010-6-28 02466 AAT 2010-6-28 00:28
预览 用VERILOG或VHDL写一段代码，实现消除一个glitch CHA 2010-6-28 02697 CHA 2010-6-28 00:28
预览 求用Verilog hdl 编写的 硬盘控制程序 interi 2010-6-28 02134 interi 2010-6-28 00:27
预览 异步FIFO疑问 usb 2010-6-28 02085 usb 2010-6-28 00:26
预览 请教关于read()函数 ATA 2010-6-28 01659 ATA 2010-6-28 00:25
预览 学习VHDL ,在使用nclaunch 编译代码的时候出现了一个错误,不知该如何解决 longtim 2010-6-28 02014 longtim 2010-6-28 00:23
预览 关于bpsk/qpsk调制的问题 CHANG 2010-6-28 01682 CHANG 2010-6-28 00:20
预览 在ISE下仿真老是通不过！！为什么！！ AAT 2010-6-28 01630 AAT 2010-6-28 00:18
预览 改的(2,1,7)维特比open_core，veirolog, CTT 2010-6-28 01612 CTT 2010-6-28 00:16
预览 请求懂Verilog HDL语言的朋友们帮我看看这个程序 CCIE 2010-6-28 01576 CCIE 2010-6-28 00:13
预览 哪位知道带小数的加法器怎么设计阿？我试过几种算法都失败了 FFT 2010-6-28 01590 FFT 2010-6-28 00:11
预览 求CPLD驱动TFT屏的方法 AAT 2010-6-28 02069 AAT 2010-6-28 00:11
预览 关于UDP（用户自定义原语）的问题 FFT 2010-6-28 01629 FFT 2010-6-28 00:09
预览 pwm控制的算法实现单元程 CHA 2010-6-28 01694 CHA 2010-6-28 00:08
预览 verilog的这种写法在vhdl里面有对应么？ ICE 2010-6-28 01612 ICE 2010-6-28 00:08
预览 跪求仿真波形图 谁有用VHDL写的8*8点阵LED显示器写的程序 ICE 2010-6-28 01503 ICE 2010-6-28 00:02
预览 请教DCT的FPGA实现问题 HANG 2010-6-28 01821 HANG 2010-6-28 00:01
预览 如何实现rem的运算功能？ longtim 2010-6-28 01681 longtim 2010-6-28 00:01
预览 谁有等规模简易的一器件的VERILOG代码呀? FFT 2010-6-28 01514 FFT 2010-6-28 00:01
预览 “DAC0832的设计方法” VVIC 2010-6-28 01603 VVIC 2010-6-28 00:00
预览 交通灯能不能用VHDL设计超过400行的代码啊 encounter 2010-6-28 02139 encounter 2010-6-28 00:00
预览 求救:关于CYCLONEII的EP2C35器件编译结果,估算面积的问题? HDL 2010-6-28 01782 HDL 2010-6-28 00:00
预览 我28开始学 FPGA时不时晚了点 CTT 2010-6-27 01591 CTT 2010-6-27 23:59
预览 怎么用vhdl实现fsk解调 HDL 2010-6-27 01915 HDL 2010-6-27 23:57
预览 求图像处理程序注释 interi 2010-6-27 01788 interi 2010-6-27 23:56
预览 将输入、输出的信号合并声明为inout是不是比分别声明为input和output更节省IOB资源？ tim 2010-6-27 01820 tim 2010-6-27 23:56
下一页 »
1 ...313314315316317318319320... 327下一页
 返 回 发新帖

快速发帖

还可输入 80 个字符
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以发帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2024-12-23 22:46 , Processed in 0.068093 second(s), 15 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

返回顶部 返回版块