FPGA技术交流今日: 0|主题: 13347|排名: 7

1 ... 314 315 316 317318319 320 321 ... 334 / 334 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


预览在VHDL语言里面时钟的上升沿是clk'event and clk='1',那下降沿又是怎么表示的呢？ ...2 3	ICE 2010-6-28	2432591	shifenglian 2010-7-28 12:25
预览 lcd的问题	xyda123456 2010-7-28	01711	xyda123456 2010-7-28 11:16
预览请问74hc165两片级联，Q7先输出本级并入数据还是先输出前级DS串入数据？	fpgaw 2010-7-27	02474	fpgaw 2010-7-27 09:27
预览 iic程序，求解答	kmmy 2010-7-26	01875	kmmy 2010-7-26 19:12
预览请问如何用$monitor监测信号在时钟上升沿是否变化？	IPO 2010-7-26	01631	IPO 2010-7-26 09:11
预览初学者使用Quartus II中的问题	keepcome 2010-7-24	02203	keepcome 2010-7-24 15:01
预览深圳承兴益电子有限公司样板收费标准	cxykk 2010-7-22	01809	cxykk 2010-7-22 17:14
预览求助：这条语句具体是什么意思？	zhouliang 2010-7-21	01958	zhouliang 2010-7-21 17:51
预览 FPGA设计研修班（Altera初级培训班）--至芯FPGA创新中心	fpgaw 2010-7-21	02728	fpgaw 2010-7-21 08:11
预览 FPGA 用POWERpc 有人做吗？	I2C 2010-7-20	01775	I2C 2010-7-20 08:39
预览有知道怎么用nc混合仿真verilog和vhdl的么	I2C 2010-7-20	01961	I2C 2010-7-20 08:39
预览用verilog程序怎样实现10进制数转换为2进制	dds 2010-7-19	02201	dds 2010-7-19 10:26
预览 SOPC怎么来定制PWM组件时TYPE 里面怎么没有avalon_slave	dds 2010-7-19	02229	dds 2010-7-19 09:08
预览请问用FPGA的VGA显示图片怎么做啊？	dds 2010-7-19	02332	dds 2010-7-19 09:06
预览我现在需要在fpga上需要输出一个 1mhz的差分信号，需要如何实现？谢谢	dds 2010-7-19	01750	dds 2010-7-19 09:05
预览 Innovation multi-channel DDCs IP core	pornanier 2010-7-19	01946	pornanier 2010-7-19 01:07
预览多重嵌套的case语句是否能被综合?	fenlido 2010-7-18	02143	fenlido 2010-7-18 21:07
预览请各路朋友帮帮忙	tianya 2010-7-15	01802	tianya 2010-7-15 16:28
预览请问：达人高人viterbi核怎么用啊！	yl88888 2010-7-14	01818	yl88888 2010-7-14 17:35
预览有没有用verilog HDL编写接口代码的？	luchunmei 2010-7-14	01916	luchunmei 2010-7-14 10:33
预览此代码为什么会被优化掉?真奇怪	lzxylwq 2010-7-14	01912	lzxylwq 2010-7-14 08:15
预览用Verilog如何产生一个信号sint	miwueshine 2010-7-13	02322	miwueshine 2010-7-13 17:21
预览请问在synplify pro 中复制RTL图时太大了，会失真怎么样解决不失真哈	dds 2010-7-11	01854	dds 2010-7-11 10:56
预览请问在synplify pro 中复制RTL图时太大了，会失真怎么样解决不失真	vvt 2010-7-10	02006	vvt 2010-7-10 06:15
预览深圳承兴益电子有限公司样板收费标准	mk5201314 2010-7-9	01725	mk5201314 2010-7-9 16:12
预览请教：在ISE的sch顶层设计里如何调用.ngc文件？	hucy6064 2010-7-9	02162	hucy6064 2010-7-9 10:06
预览关于DATAES(多时钟域数据转换) 求助急	four0clock 2010-7-8	01705	four0clock 2010-7-8 11:53
预览在书上看了个另类3分频电路50%占空比，没看懂求指教	qglyj 2010-7-6	01769	qglyj 2010-7-6 15:37
预览有没有人用过SYSTYEM generator 的 Mcode模块？	luchunmei 2010-7-5	01678	luchunmei 2010-7-5 11:02
预览求购二手Xilinx FPGA开发板	jhtkiss 2010-7-3	01963	jhtkiss 2010-7-3 21:49
预览光纤电流互感器数据处理算法的fpga实现要求用verilog hdl语言去做。	AAT 2010-7-3	01568	AAT 2010-7-3 06:17
预览请问各位高手，quartus中的fitter一步执行完产生什么文件（仅是fitter这步产生的）？	jjdehai 2010-7-1	01773	jjdehai 2010-7-1 14:01
预览加法器的流水线:3级加法器形成流水线结构，时钟上怎么控制 ...2 3	HDL 2010-6-28	2310314	longtime 2010-6-29 00:14
预览 I2C的双向信号的问题?当SDA接收来自控制器外端的ACK信的问题 ...2 3	VVIC 2010-6-27	2813265	CCIE 2010-6-28 23:59
预览请教串并并串转换原理 ...2 3	UFP 2010-6-28	2413176	interige 2010-6-28 23:15
预览 fpga控制0809 ...2 3	ICE 2010-6-27	2110322	longt 2010-6-28 22:33
预览初学verilog，碰到问题不知道怎样解答 ...2 3	VVC 2010-6-28	209633	interige 2010-6-28 20:39
预览 16位超前进位加法器 ...2	CHA 2010-6-27	177474	longtime 2010-6-28 20:38
预览一截这样的脉冲需要检验出来,并以规则等宽的的0 1脉冲来表示,请问具体有什么思路呢? ...2 3	longtim 2010-6-28	2012270	HDL 2010-6-28 20:32
预览 testbench的写法，这样写是规范的么？ ...2 3	inter 2010-6-27	2211217	interi 2010-6-28 20:30