切换到窄版

集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步，快速开始

搜索
fpga论坛|fpga设计论坛»论坛 › › FPGA技术交流
收藏本版 (8) |订阅

FPGA技术交流 今日: 0|主题: 13043|排名: 8 

新窗 全部主题  最新  热门  热帖  精华  更多 
作者 回复/查看 最后发表
预览 做个RISC CPU的很多单独模块，怎么把他们弄成一个整体？ CTT 2010-6-26 21989 encounter 2010-6-26 04:11
预览 关于CPLD的设计 interi 2010-6-26 11820 CHAN 2010-6-26 04:07
预览 如何用逻辑判断两个秒脉冲哪个先到？ CCIE 2010-6-26 21977 tim 2010-6-26 04:05
预览 cpld中的SRAM,我用QUARTUS中生成一个MODEL，然后再综合的时候，报告说不支持 longtim 2010-6-26 33002 FFT 2010-6-26 04:05
预览 关于状态机不运行的问题（急急急急） UFP 2010-6-26 63240 interige 2010-6-26 04:05
预览 maxplus编译文件时出现bit_select with a non-constant index 错误 interig 2010-6-26 22008 interige 2010-6-26 04:04
预览 verilog新手求助 有什么块程序，测试程序，我想自己验证一下，可是不知道怎么验证 AAT 2010-6-26 21754 CCIE 2010-6-26 04:01
预览 状态机问题，发现复位后开始几个周期内输出无任何反应，隔了好几个周期才开始有输出? usd 2010-6-26 22259 ANG 2010-6-26 04:01
预览 有必要学习ISE，QuartusII等集成工具吗？来完成Rocket IO,BRAM等设计吗 HDL 2010-6-26 42397 tim 2010-6-26 04:00
预览 状态机无任何输出 高手进 CHAN 2010-6-26 41806 UFP 2010-6-26 03:55
预览 想实现GPIO与XGPIO的管脚电平一致，编了下面的程序 ANG 2010-6-26 12026 usd 2010-6-26 03:54
预览 状态机的例子是分了三个process的那种 不同process之间是并行执行的 我不是少爷 2010-6-25 42186 海龟 2010-6-26 03:53
预览 verilog在变量定义时可以直接赋初值 interi 2010-6-26 56057 VVC 2010-6-26 03:53
预览 14bit双向IO口 cpld longtime 2010-6-26 22307 tim 2010-6-26 03:53
预览 如何用VHDL语言设计CRC编码器 encounter 2010-6-26 22923 longt 2010-6-26 03:51
预览 vcs作后仿真如何dump出vpd波形文件 ANG 2010-6-26 36641 AAT 2010-6-26 03:51
预览 请问我用JTAG口向CPLD写入程序，如果要删改，应如何把这些程序删除？ longtime 2010-6-26 11782 interi 2010-6-26 03:47
预览 verilog测试文件使用方法 usd 2010-6-26 12683 UFO 2010-6-26 03:47
预览 我的.vhd文档不能编译。MAX_PLUS2的lisence.dat文件在哪有下的？ CCIE 2010-6-26 22207 longtime 2010-6-26 03:46
预览 求助：使用Quartus 软件仿真工具出现的问题 ICE 2010-6-26 11787 interi 2010-6-26 03:46
预览 单进程状态机的设计 encounter 2010-6-26 64096 usb 2010-6-26 03:46
预览 求助:EZUSB FX2调试遇到问题?? ups 2010-6-26 42661 ANG 2010-6-26 03:44
预览 如何在FPGAADVANTAGE 6.1里加MODELSIM? longtim 2010-6-26 11890 CHANG 2010-6-26 03:44
预览 epm270里的ufm（user flash memory）可以用来干什么 inter 2010-6-26 42917 ANG 2010-6-26 03:42
预览 有什么办法让synplify能识别所写的状态机呢,写代码有什么讲究 inter 2010-6-26 32582 CCIE 2010-6-26 03:41
预览 verilog状态机死机 UFP 2010-6-26 23953 usd 2010-6-26 03:41
预览 我要设计一个位串的数组，并初始化，可编译通过不了 VVIC 2010-6-26 11827 usd 2010-6-26 03:37
预览 这是一个4位的移位寄存器DIR是不是控制左移或者右移的 UFO 2010-6-26 32431 interig 2010-6-26 03:36
预览 fpga新手有关verilog中全等号===的使用 ICE 2010-6-26 22638 VVC 2010-6-26 03:36
预览 riviera的代码分析工具code coverage CHAN 2010-6-26 32710 ANG 2010-6-26 03:36
预览 图像采集的系统DSP和CPLD的问题 CCIE 2010-6-26 22766 longtime 2010-6-26 03:35
预览 cpld的时钟频率是怎么算的？ AAT 2010-6-26 33078 CCIE 2010-6-26 03:35
预览 光纤电流互感器数据处理算法的fpga实现要求用verilog hdl语言去做。 AAT 2010-6-26 12113 ups 2010-6-26 03:34
预览 cpld设计流程 CHANG 2010-6-26 11628 interige 2010-6-26 03:33
预览 【求助】：高手帮忙看看我的vhdl程序问题出在什么地方 HDL 2010-6-26 31963 ANG 2010-6-26 03:33
预览 偶是新手 本人开始学verilog，请问用什么软件编程？ VVC 2010-6-26 21990 ATA 2010-6-26 03:31
预览 用的Quartus 60由于没有lincense,所以不能自动生成.sof和.pof文件怎么办? ups 2010-6-26 22637 UFP 2010-6-26 03:30
预览 请问大家三段式状态机的问题 inter 2010-6-26 12292 ATA 2010-6-26 03:29
预览 电平产生问题 ups 2010-6-26 21981 ANG 2010-6-26 03:29
预览 求助：code style check工具 VVIC 2010-6-26 12141 ngtim 2010-6-26 03:25
下一页 »
1 ...315316317318319320321322... 327下一页
 返 回 发新帖

快速发帖

还可输入 80 个字符
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以发帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2024-12-23 22:58 , Processed in 0.091109 second(s), 15 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

返回顶部 返回版块