切换到窄版

fpga论坛|fpga设计论坛

 找回密码
 我要注册

QQ登录

只需一步，快速开始

搜索
fpga论坛|fpga设计论坛»论坛 › › FPGA技术交流
收藏本版 (8) |订阅

FPGA技术交流 今日: 0|主题: 13347|排名: 7 

新窗 全部主题  最新  热门  热帖  精华  更多 
作者 回复/查看 最后发表
预览 初学verilog 请高手多多指教8 'b1???????是什么意思啊 UFP 2010-6-27 53182 CHA 2010-6-28 06:21
预览 怎么用vhdl实现fsk解调？？ CHA 2010-6-27 63426 usd 2010-6-28 06:17
预览 verilog问题,没看懂,异步清空的D触发器的U D P描述 longtime 2010-6-27 53086 ngtim 2010-6-28 06:12
预览 分频时钟采样的问题 usb 2010-6-28 53082 interig 2010-6-28 06:12
预览 关于同步电路中的时钟(clock)使能信号的问题 CHA 2010-6-27 63113 ngtim 2010-6-28 06:03
预览 verilog 高手进来帮我双向端口的仿真错误 inter 2010-6-27 63654 CHA 2010-6-28 05:51
预览 仿真结果不对 longtime 2010-6-28 72997 CHANG 2010-6-28 05:45
预览 求助：verilog自动交通控制系统 AAT 2010-6-27 42262 interi 2010-6-28 05:44
预览 请问有没有用Verilog写过BCD码除法器的？ longtim 2010-6-28 53180 interig 2010-6-28 05:41
预览 分频代码 BDR是一个8位的二进制数,来实现0-256任意分频 ICE 2010-6-28 73023 inter 2010-6-28 05:40
预览 求SYSTEM VERILOG书 CHA 2010-6-27 83747 longt 2010-6-28 05:38
预览 在对fpga 编程时，对了大量数据的运算，比如说乘法运算有两种方法 tim 2010-6-28 53162 tim 2010-6-28 05:23
预览 verilog请教程序中的一点小问题 CCIE 2010-6-27 63588 VVC 2010-6-28 05:20
预览 加法器中的一些问题 interi 2010-6-28 42311 ATA 2010-6-28 05:20
预览 关于奇数分频 ICE 2010-6-27 63127 VVIC 2010-6-28 05:17
预览 Johnson counter 有什么优点？ interi 2010-6-28 43619 usd 2010-6-28 05:14
预览 求助”正弦波的vhdl程序“ CHANG 2010-6-27 63140 AAT 2010-6-28 05:10
预览 在quartus II中只能用vwf波形文件仿真吗？ inter 2010-6-27 55611 ANG 2010-6-28 05:09
预览 奇数分频 CHA 2010-6-27 72747 FFT 2010-6-28 05:07
预览 在verilog里边调用不同文件里边的模块使用'include就可以了，可是vhdl怎么办？ longtim 2010-6-27 64974 CTT 2010-6-28 05:02
预览 新手求助!以下错误怎么改？ HANG 2010-6-28 33321 VVC 2010-6-28 05:00
预览 verilog不知道对不? encounter 2010-6-28 53134 HDL 2010-6-28 04:59
预览 求电子万年历的VHDL程序 inter 2010-6-28 32981 CHA 2010-6-28 04:51
预览 关于脉冲的宽度？ longtime 2010-6-28 42367 longtime 2010-6-28 04:51
预览 你好！可不可以把你的可以实现加减乘除的VHDL程序贴在上面啊 inter 2010-6-27 62844 CCIE 2010-6-28 04:50
预览 如何开始学习Verilog？ interige 2010-6-27 53551 HANG 2010-6-28 04:50
预览 哪位有des加密算法的fpga源程序啊!小弟急用! UFP 2010-6-28 42226 encounter 2010-6-28 04:45
预览 quartusII里警告的影响 CHAN 2010-6-28 32605 VVIC 2010-6-28 04:44
预览 vga彩条信号显示控制器 HANG 2010-6-27 64505 CHAN 2010-6-28 04:43
预览 verilog 中的函数(tunction)如何用？ CCIE 2010-6-28 33313 VVIC 2010-6-28 04:41
预览 问题仍在继续——一个初学者请教：寄存器赋值问题？ CHANG 2010-6-28 32219 FFT 2010-6-28 04:38
预览 如何产生一个不对称的clk? ICE 2010-6-27 41953 interige 2010-6-28 04:34
预览 有能给个用VHDL编写的小系统的程序啊 usd 2010-6-28 42318 ANG 2010-6-28 04:34
预览 序列检测器~~~~ UFO 2010-6-27 72978 CHA 2010-6-28 04:33
预览 求助：关于Verilog的问题 ATA 2010-6-27 53290 ngtim 2010-6-28 04:31
预览 问个菜鸟级的问题 usd 2010-6-27 52914 CTT 2010-6-28 04:31
预览 如何在Verilog实现一个将加法器的结果载入D触发器的代码 ANG 2010-6-28 63485 FFT 2010-6-28 04:28
预览 如果要设计个模块，这个模块时钟有125MHZ和250MHZ选择 HANG 2010-6-27 52930 usb 2010-6-28 04:27
预览 利用verilog语言实现数学函数，如sine、cos函数、log2x以2为底的对数函数 ups 2010-6-27 56036 AAT 2010-6-28 04:25
预览 5分频（占空比3：2） CHAN 2010-6-28 22096 VVC 2010-6-28 04:22
下一页 »
1 ...317318319320321322323324... 334下一页
 返 回 发新帖

快速发帖

还可输入 80 个字符
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以发帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-12-21 13:38 , Processed in 0.088585 second(s), 15 queries .

Powered by Discuz! X3.4

Copyright © 2001-2023, Tencent Cloud.

返回顶部 返回版块