切换到窄版

集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步，快速开始

搜索
fpga论坛|fpga设计论坛»论坛 › › FPGA技术交流
收藏本版 (8) |订阅

FPGA技术交流 今日: 0|主题: 13063|排名: 7 

新窗 全部主题  最新  热门  热帖  精华  更多 
作者 回复/查看 最后发表
预览 请问关于ncsim的问题 HDL 2010-6-26 01796 HDL 2010-6-26 02:50
预览 一款FPGA芯片中可以设置几个控制器 UFO 2010-6-26 12441 interig 2010-6-26 02:49
预览 有什么好的HDL编辑工具？ CTT 2010-6-26 42765 VVC 2010-6-26 02:47
预览 Ise中调用synplify pro tim 2010-6-26 12580 CHAN 2010-6-26 02:46
预览 求助,VHDL语言设计,急! tim 2010-6-26 11817 ATA 2010-6-26 02:41
预览 谁知道那有fpga advantage下载 CHANG 2010-6-26 01762 CHANG 2010-6-26 02:41
预览 one-hot状态机两种编码方式综合成果的比较 CHANG 2010-6-26 12921 CHANG 2010-6-26 02:37
预览 EPM3064A的IO口驱动能力怎么样？ CHAN 2010-6-26 13101 usb 2010-6-26 02:35
预览 有谁能说一下是verilog还是vhdl啊 CHA 2010-6-26 11701 CCIE 2010-6-26 02:34
预览 做asic 的迷茫 七郎仔 2010-6-25 52821 蓝雪 2010-6-26 02:30
预览 在vhdl中，用状态机实现和用同等功能的if_else语句实现，有什么区别？ inter 2010-6-26 12420 CCIE 2010-6-26 02:29
预览 在ISE下采用verilog编程遇到的几个问题，请指教 ICE 2010-6-26 42828 encounter 2010-6-26 02:29
预览 状态机的问题 有关检错的程序 AAT 2010-6-26 12103 ATA 2010-6-26 02:29
预览 fpga高手讨论一下代码的命名规范 HANG 2010-6-26 02066 HANG 2010-6-26 02:27
预览 EMP7064LC68用什么方式下载，看资料好像说不能用JTAG方式？ HANG 2010-6-26 11871 longt 2010-6-26 02:27
预览 状态编码到底怎么用? 麦子 2010-6-25 32392 一个人的舞台 2010-6-26 02:27
预览 关于从SLAVE端提取时钟的方式 纸风铃 2010-6-25 22042 七郎仔 2010-6-26 02:26
预览 verilog偶数个非门进行短暂的延时防止优化的问题 纸风铃 2010-6-25 42472 帅帅 2010-6-26 02:25
预览 关于示波器等效采样和实时采样 longt 2010-6-26 01705 longt 2010-6-26 02:25
预览 MAX PLUS II 的时钟频率问题 longt 2010-6-26 22552 CCIE 2010-6-26 02:24
预览 我的CPLD延迟7ns对外部SRAM的地址加减和re.oe.ce控制,回影响数据的读写吗 CHANG 2010-6-26 12106 longt 2010-6-26 02:24
预览 请教设计停表的verilog 代码 inter 2010-6-26 12272 longtim 2010-6-26 02:24
预览 Quartus里说生成netlist必须用smnplicity而不能用synplicity pro? longtime 2010-6-26 02088 longtime 2010-6-26 02:23
预览 同一型号的封装管脚不同能编译一样么！ tim 2010-6-26 01741 tim 2010-6-26 02:21
预览 【求助】 有关状态机自动售货机设计 ICE 2010-6-26 12211 ICE 2010-6-26 02:21
预览 这个芯片的管脚信息:EPF10K20TC144-3 ATA 2010-6-26 02024 ATA 2010-6-26 02:19
预览 SPI Flash ROM 取代 EPROM 可行? CCIE 2010-6-26 32183 interi 2010-6-26 02:19
预览 FPGA 读写DPRAM错误 interi 2010-6-26 12002 HDL 2010-6-26 02:15
预览 为何异步复位那要加2个D触发器才能保证无亚稳态？ longtim 2010-6-26 02168 longtim 2010-6-26 02:15
预览 在状态机里加入并行向串行转换 VVC 2010-6-26 12211 CHA 2010-6-26 02:14
预览 如何用verilog 编写对数等式？？ AAT 2010-6-26 22240 CTT 2010-6-26 02:12
预览 关于fpga编程时的时序问题该如何匹配呢？ longt 2010-6-26 01885 longt 2010-6-26 02:12
预览 vhdl代码在webpack6.2 下assigned package pins 时发生的问题？ longtime 2010-6-26 01612 longtime 2010-6-26 02:08
预览 状态机可以嵌套吗？就是一个state和一个sub_state?还是得把它们写成并列的状态呢？ VVIC 2010-6-26 22341 tim 2010-6-26 02:07
预览 用verilog编写testbench,ModelSim的大牛可否过来指点一下？ interig 2010-6-26 03392 interig 2010-6-26 02:06
预览 如何不让Quartus2生成这些后缀的文件？ CHA 2010-6-26 02033 CHA 2010-6-26 02:06
预览 有关moore，mealy两种状态机的教程吗？ AAT 2010-6-26 22537 CHA 2010-6-26 02:04
预览 CPLD可以接几个晶振 CHAN 2010-6-26 02181 CHAN 2010-6-26 02:03
预览 谁用过synplicity 的 Certify CHAN 2010-6-26 02070 CHAN 2010-6-26 02:03
预览 [求教]关于VHDL变量在状态机中赋值的问题 VVC 2010-6-26 02113 VVC 2010-6-26 02:03
下一页 »
1 ...317318319320321322323324... 327下一页
 返 回 发新帖

快速发帖

还可输入 80 个字符
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以发帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-1-27 13:05 , Processed in 0.059948 second(s), 15 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

返回顶部 返回版块