切换到窄版

集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步，快速开始

搜索
fpga论坛|fpga设计论坛»论坛 › › FPGA技术交流
收藏本版 (8) |订阅

FPGA技术交流 今日: 0|主题: 13298|排名: 8 

新窗 全部主题  最新  热门  热帖  精华  更多 
作者 回复/查看 最后发表
预览 VHDL编写的60进制计数器，编译出错。 FFT 2010-6-27 22580 inter 2010-6-28 00:58
预览 为什么综合时管脚都没连上？ VVIC 2010-6-28 01957 VVIC 2010-6-28 00:56
预览 这句verilog代码是什么意思?写得是否正确? ANG 2010-6-27 21950 ngtim 2010-6-28 00:56
预览 哪位有基于FPGA实现的costas载波环 ICE 2010-6-27 11825 UFO 2010-6-28 00:55
预览 一个verilog电子秒表 usb 2010-6-27 22379 interige 2010-6-28 00:53
预览 如何用verilog编写与CPU的接口? AAT 2010-6-27 23834 longtim 2010-6-28 00:53
预览 求助 关于定时器 UFO 2010-6-28 01557 UFO 2010-6-28 00:53
预览 如何在FPGA中实现数组的排序？ interige 2010-6-28 12172 VVC 2010-6-28 00:52
预览 高速双口RAM的实现 FFT 2010-6-28 01740 FFT 2010-6-28 00:50
预览 急求一维DCT原代码 ICE 2010-6-28 02152 ICE 2010-6-28 00:50
预览 vhdl地铁售票系统代码或者方案 ANG 2010-6-28 12093 ICE 2010-6-28 00:49
预览 DDR2和DDR3的区别 (至芯科技FPGA培训中心) ngtim 2010-6-27 22679 longtime 2010-6-28 00:48
预览 求：VGA控制实现俄罗斯方块游戏verilog代码 HDL 2010-6-28 04240 HDL 2010-6-28 00:47
预览 求SCI接口的Verilog程序 longtime 2010-6-28 02134 longtime 2010-6-28 00:47
预览 cic抽取滤波器的vhdl程序啊！ longt 2010-6-28 02150 longt 2010-6-28 00:46
预览 请问存储器的移位能否用循环来实现啊?因为涉及的位数比较多,所以想用循环做. ANG 2010-6-27 42242 longtime 2010-6-28 00:45
预览 求8位10进制频率计VHDL的程序? FFT 2010-6-28 02287 FFT 2010-6-28 00:44
预览 设计一个计时范围为0.01秒～1小时的秒表： longtim 2010-6-28 01602 longtim 2010-6-28 00:44
预览 fpga新手求助分时复用问题 ups 2010-6-27 12638 HANG 2010-6-28 00:42
预览 用FPGA做函数信号发生器 要求产生3肿波形 CHAN 2010-6-27 11707 ngtim 2010-6-28 00:41
预览 把写好的I2C代码下到APB桥上，要做什么？ UFO 2010-6-28 01845 UFO 2010-6-28 00:41
预览 TEXTIO文件的应用怎么利用textio文件的形式进行电路测试 usb 2010-6-28 11593 UFO 2010-6-28 00:40
预览 救助：Mars-XC3S400-U FPGA开发板 interig 2010-6-28 01787 interig 2010-6-28 00:37
预览 fpga新手紧急求助:如何根据XILINX应用规范XAPP008.002实现波形发生器? FFT 2010-6-28 01830 FFT 2010-6-28 00:36
预览 Q2 和 MAX+PLUS II 生成的 配置文件大小的查看 UFO 2010-6-28 01817 UFO 2010-6-28 00:36
预览 关于FFT数据输入倒序的问题？ interi 2010-6-28 02050 interi 2010-6-28 00:32
预览 设计伪随机地址发生器时（LFSR），可以使用clk时钟信号和另一个信号相与得出一个信号 interi 2010-6-28 01692 interi 2010-6-28 00:32
预览 求带testbanch的 VERILOG例程 longtime 2010-6-28 01819 longtime 2010-6-28 00:30
预览 求16位乘法器的Verilog程序 VVC 2010-6-28 01797 VVC 2010-6-28 00:30
预览 关于ddr sdram控制器的一个问题？ VVIC 2010-6-28 02431 VVIC 2010-6-28 00:29
预览 如何使用quartus 2的增量编译与逻辑锁定功能 AAT 2010-6-28 02542 AAT 2010-6-28 00:28
预览 用VERILOG或VHDL写一段代码，实现消除一个glitch CHA 2010-6-28 02786 CHA 2010-6-28 00:28
预览 求用Verilog hdl 编写的 硬盘控制程序 interi 2010-6-28 02244 interi 2010-6-28 00:27
预览 异步FIFO疑问 usb 2010-6-28 02194 usb 2010-6-28 00:26
预览 请教关于read()函数 ATA 2010-6-28 01764 ATA 2010-6-28 00:25
预览 学习VHDL ,在使用nclaunch 编译代码的时候出现了一个错误,不知该如何解决 longtim 2010-6-28 02111 longtim 2010-6-28 00:23
预览 关于bpsk/qpsk调制的问题 CHANG 2010-6-28 01778 CHANG 2010-6-28 00:20
预览 在ISE下仿真老是通不过！！为什么！！ AAT 2010-6-28 01729 AAT 2010-6-28 00:18
预览 改的(2,1,7)维特比open_core，veirolog, CTT 2010-6-28 01704 CTT 2010-6-28 00:16
预览 请求懂Verilog HDL语言的朋友们帮我看看这个程序 CCIE 2010-6-28 01658 CCIE 2010-6-28 00:13
下一页 »
1 ...319320321322323324325326... 333下一页
 返 回 发新帖

快速发帖

还可输入 80 个字符
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以发帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-8-27 03:59 , Processed in 0.066812 second(s), 15 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

返回顶部 返回版块