切换到窄版

集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步，快速开始

搜索
fpga论坛|fpga设计论坛»论坛 › › FPGA技术交流
收藏本版 (8) |订阅

FPGA技术交流 今日: 10 |主题: 13200|排名: 3 

新窗 全部主题  最新  热门  热帖  精华  更多 
作者 回复/查看 最后发表
预览 关于用Gray码替换Binary码编写状态机的问题 FFT 2010-6-26 22677 ngtim 2010-6-26 03:15
预览 程序怎么改:输入有两个时钟信号：gate：1Hz方波，clk：40MHz；另一输入是使能信号：en longtim 2010-6-26 32638 ups 2010-6-26 03:14
预览 fpga工程师有人用过ISE中的stateCAD么? ups 2010-6-26 12117 UFO 2010-6-26 03:13
预览 CPLD设计主备控制器 VVC 2010-6-26 21869 CHANG 2010-6-26 03:10
预览 ASIC设计流程以及所用工具 CCIE 2010-6-26 32271 ATA 2010-6-26 03:09
预览 关于FPGA实现过程的问题！！ 纸风铃 2010-6-25 32010 一个人的舞台 2010-6-26 03:09
预览 verilog键盘控制状态机问题 CCIE 2010-6-26 12094 interige 2010-6-26 03:08
预览 VHDL中是不是不分三段 两段状态机啊 豆芽 2010-6-25 42600 七郎仔 2010-6-26 03:07
预览 我的状态机出现时序滞后，请问高手怎么办 ATA 2010-6-26 12047 longtim 2010-6-26 03:05
预览 想为下一个模块产生一个使能信号如何写比较好 longtim 2010-6-26 22086 CCIE 2010-6-26 03:04
预览 听说mentor的0-in能进行亚稳态分析，是不是真的？ 海龟 2010-6-26 53171 蓝雪 2010-6-26 03:04
预览 关于端口轮询的实现方法请教？ CHANG 2010-6-26 11800 CCIE 2010-6-26 03:03
预览 altera 的emp240驱动dm12864c液晶verilog程序 inter 2010-6-26 22805 usb 2010-6-26 03:00
预览 求助：UART的VHDL 程序 usb 2010-6-26 12218 VVC 2010-6-26 02:59
预览 请问为什么会有这样的问题，在寄存器前面加一个线网再赋值就要慢一个周期 HDL 2010-6-26 12146 interig 2010-6-26 02:59
预览 epm7128slc84-15的问题.下载两次之后说硬件没有连接. longt 2010-6-26 32356 VVIC 2010-6-26 02:58
预览 请教关于状态机和计数器延时的配合 HANG 2010-6-26 12283 HDL 2010-6-26 02:57
预览 请问关于ncsim的问题 HDL 2010-6-26 01823 HDL 2010-6-26 02:50
预览 一款FPGA芯片中可以设置几个控制器 UFO 2010-6-26 12463 interig 2010-6-26 02:49
预览 有什么好的HDL编辑工具？ CTT 2010-6-26 42803 VVC 2010-6-26 02:47
预览 Ise中调用synplify pro tim 2010-6-26 12607 CHAN 2010-6-26 02:46
预览 求助,VHDL语言设计,急! tim 2010-6-26 11845 ATA 2010-6-26 02:41
预览 谁知道那有fpga advantage下载 CHANG 2010-6-26 01786 CHANG 2010-6-26 02:41
预览 one-hot状态机两种编码方式综合成果的比较 CHANG 2010-6-26 12944 CHANG 2010-6-26 02:37
预览 EPM3064A的IO口驱动能力怎么样？ CHAN 2010-6-26 13125 usb 2010-6-26 02:35
预览 有谁能说一下是verilog还是vhdl啊 CHA 2010-6-26 11727 CCIE 2010-6-26 02:34
预览 做asic 的迷茫 七郎仔 2010-6-25 52855 蓝雪 2010-6-26 02:30
预览 在vhdl中，用状态机实现和用同等功能的if_else语句实现，有什么区别？ inter 2010-6-26 12449 CCIE 2010-6-26 02:29
预览 在ISE下采用verilog编程遇到的几个问题，请指教 ICE 2010-6-26 42860 encounter 2010-6-26 02:29
预览 状态机的问题 有关检错的程序 AAT 2010-6-26 12129 ATA 2010-6-26 02:29
预览 fpga高手讨论一下代码的命名规范 HANG 2010-6-26 02088 HANG 2010-6-26 02:27
预览 EMP7064LC68用什么方式下载，看资料好像说不能用JTAG方式？ HANG 2010-6-26 11895 longt 2010-6-26 02:27
预览 状态编码到底怎么用? 麦子 2010-6-25 32423 一个人的舞台 2010-6-26 02:27
预览 关于从SLAVE端提取时钟的方式 纸风铃 2010-6-25 22075 七郎仔 2010-6-26 02:26
预览 verilog偶数个非门进行短暂的延时防止优化的问题 纸风铃 2010-6-25 42504 帅帅 2010-6-26 02:25
预览 关于示波器等效采样和实时采样 longt 2010-6-26 01731 longt 2010-6-26 02:25
预览 MAX PLUS II 的时钟频率问题 longt 2010-6-26 22585 CCIE 2010-6-26 02:24
预览 我的CPLD延迟7ns对外部SRAM的地址加减和re.oe.ce控制,回影响数据的读写吗 CHANG 2010-6-26 12128 longt 2010-6-26 02:24
预览 请教设计停表的verilog 代码 inter 2010-6-26 12299 longtim 2010-6-26 02:24
预览 Quartus里说生成netlist必须用smnplicity而不能用synplicity pro? longtime 2010-6-26 02117 longtime 2010-6-26 02:23
下一页 »
1 ...320321322323324325326327... 330下一页
 返 回 发新帖

快速发帖

还可输入 80 个字符
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以发帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-4-30 18:12 , Processed in 0.061171 second(s), 15 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

返回顶部 返回版块