切换到窄版

集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步，快速开始

搜索
fpga论坛|fpga设计论坛»论坛 › › FPGA技术交流
收藏本版 (8) |订阅

FPGA技术交流 今日: 0|主题: 13298|排名: 8 

新窗 全部主题  最新  热门  热帖  精华  更多 
作者 回复/查看 最后发表
预览 有什么办法让synplify能识别所写的状态机呢,写代码有什么讲究 inter 2010-6-26 32696 CCIE 2010-6-26 03:41
预览 verilog状态机死机 UFP 2010-6-26 24145 usd 2010-6-26 03:41
预览 我要设计一个位串的数组，并初始化，可编译通过不了 VVIC 2010-6-26 11939 usd 2010-6-26 03:37
预览 这是一个4位的移位寄存器DIR是不是控制左移或者右移的 UFO 2010-6-26 32567 interig 2010-6-26 03:36
预览 fpga新手有关verilog中全等号===的使用 ICE 2010-6-26 22743 VVC 2010-6-26 03:36
预览 riviera的代码分析工具code coverage CHAN 2010-6-26 32863 ANG 2010-6-26 03:36
预览 图像采集的系统DSP和CPLD的问题 CCIE 2010-6-26 22896 longtime 2010-6-26 03:35
预览 cpld的时钟频率是怎么算的？ AAT 2010-6-26 33188 CCIE 2010-6-26 03:35
预览 光纤电流互感器数据处理算法的fpga实现要求用verilog hdl语言去做。 AAT 2010-6-26 12239 ups 2010-6-26 03:34
预览 cpld设计流程 CHANG 2010-6-26 11724 interige 2010-6-26 03:33
预览 【求助】：高手帮忙看看我的vhdl程序问题出在什么地方 HDL 2010-6-26 32086 ANG 2010-6-26 03:33
预览 偶是新手 本人开始学verilog，请问用什么软件编程？ VVC 2010-6-26 22106 ATA 2010-6-26 03:31
预览 用的Quartus 60由于没有lincense,所以不能自动生成.sof和.pof文件怎么办? ups 2010-6-26 22747 UFP 2010-6-26 03:30
预览 请问大家三段式状态机的问题 inter 2010-6-26 12386 ATA 2010-6-26 03:29
预览 电平产生问题 ups 2010-6-26 22098 ANG 2010-6-26 03:29
预览 求助：code style check工具 VVIC 2010-6-26 12257 ngtim 2010-6-26 03:25
预览 脉冲按键电话按键显示器设计Verilog HDL ATA 2010-6-26 12147 CHA 2010-6-26 03:24
预览 EPM1270管脚未定义 HDL 2010-6-26 42536 CHANG 2010-6-26 03:18
预览 MAXPLUSII10.2和licen？，编译不了咯 inter 2010-6-26 22624 CCIE 2010-6-26 03:17
预览 关于用Gray码替换Binary码编写状态机的问题 FFT 2010-6-26 22802 ngtim 2010-6-26 03:15
预览 程序怎么改:输入有两个时钟信号：gate：1Hz方波，clk：40MHz；另一输入是使能信号：en longtim 2010-6-26 32683 ups 2010-6-26 03:14
预览 fpga工程师有人用过ISE中的stateCAD么? ups 2010-6-26 12188 UFO 2010-6-26 03:13
预览 CPLD设计主备控制器 VVC 2010-6-26 21903 CHANG 2010-6-26 03:10
预览 ASIC设计流程以及所用工具 CCIE 2010-6-26 32311 ATA 2010-6-26 03:09
预览 关于FPGA实现过程的问题！！ 纸风铃 2010-6-25 32075 一个人的舞台 2010-6-26 03:09
预览 verilog键盘控制状态机问题 CCIE 2010-6-26 12146 interige 2010-6-26 03:08
预览 VHDL中是不是不分三段 两段状态机啊 豆芽 2010-6-25 42711 七郎仔 2010-6-26 03:07
预览 我的状态机出现时序滞后，请问高手怎么办 ATA 2010-6-26 12104 longtim 2010-6-26 03:05
预览 想为下一个模块产生一个使能信号如何写比较好 longtim 2010-6-26 22149 CCIE 2010-6-26 03:04
预览 听说mentor的0-in能进行亚稳态分析，是不是真的？ 海龟 2010-6-26 53276 蓝雪 2010-6-26 03:04
预览 关于端口轮询的实现方法请教？ CHANG 2010-6-26 11839 CCIE 2010-6-26 03:03
预览 altera 的emp240驱动dm12864c液晶verilog程序 inter 2010-6-26 22863 usb 2010-6-26 03:00
预览 求助：UART的VHDL 程序 usb 2010-6-26 12273 VVC 2010-6-26 02:59
预览 请问为什么会有这样的问题，在寄存器前面加一个线网再赋值就要慢一个周期 HDL 2010-6-26 12196 interig 2010-6-26 02:59
预览 epm7128slc84-15的问题.下载两次之后说硬件没有连接. longt 2010-6-26 32415 VVIC 2010-6-26 02:58
预览 请教关于状态机和计数器延时的配合 HANG 2010-6-26 12364 HDL 2010-6-26 02:57
预览 请问关于ncsim的问题 HDL 2010-6-26 01867 HDL 2010-6-26 02:50
预览 一款FPGA芯片中可以设置几个控制器 UFO 2010-6-26 12514 interig 2010-6-26 02:49
预览 有什么好的HDL编辑工具？ CTT 2010-6-26 42866 VVC 2010-6-26 02:47
预览 Ise中调用synplify pro tim 2010-6-26 12652 CHAN 2010-6-26 02:46
下一页 »
1 ...322323324325326327328329... 333下一页
 返 回 发新帖

快速发帖

还可输入 80 个字符
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以发帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-8-27 03:59 , Processed in 0.069565 second(s), 16 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

返回顶部 返回版块