fpga论坛|fpga设计论坛

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
收藏本版 (8) |订阅

FPGA技术交流 今日: 0|主题: 13365|排名: 7 

作者 回复/查看 最后发表
预览 请问大家三段式状态机的问题 inter 2010-6-26 12516 ATA 2010-6-26 03:29
预览 电平产生问题 ups 2010-6-26 22204 ANG 2010-6-26 03:29
预览 求助:code style check工具 VVIC 2010-6-26 12345 ngtim 2010-6-26 03:25
预览 脉冲按键电话按键显示器设计Verilog HDL ATA 2010-6-26 12246 CHA 2010-6-26 03:24
预览 EPM1270管脚未定义 HDL 2010-6-26 42650 CHANG 2010-6-26 03:18
预览 MAXPLUSII10.2和licen?,编译不了咯 inter 2010-6-26 22711 CCIE 2010-6-26 03:17
预览 关于用Gray码替换Binary码编写状态机的问题 FFT 2010-6-26 22944 ngtim 2010-6-26 03:15
预览 程序怎么改:输入有两个时钟信号:gate:1Hz方波,clk:40MHz;另一输入是使能信号:en longtim 2010-6-26 32794 ups 2010-6-26 03:14
预览 fpga工程师有人用过ISE中的stateCAD么? ups 2010-6-26 12286 UFO 2010-6-26 03:13
预览 CPLD设计主备控制器 VVC 2010-6-26 21997 CHANG 2010-6-26 03:10
预览 ASIC设计流程以及所用工具 CCIE 2010-6-26 32424 ATA 2010-6-26 03:09
预览 关于FPGA实现过程的问题!! 纸风铃 2010-6-25 32228 一个人的舞台 2010-6-26 03:09
预览 verilog键盘控制状态机问题 CCIE 2010-6-26 12240 interige 2010-6-26 03:08
预览 VHDL中是不是不分三段 两段状态机啊 豆芽 2010-6-25 42863 七郎仔 2010-6-26 03:07
预览 我的状态机出现时序滞后,请问高手怎么办 ATA 2010-6-26 12207 longtim 2010-6-26 03:05
预览 想为下一个模块产生一个使能信号如何写比较好 longtim 2010-6-26 22318 CCIE 2010-6-26 03:04
预览 听说mentor的0-in能进行亚稳态分析,是不是真的? 海龟 2010-6-26 53532 蓝雪 2010-6-26 03:04
预览 关于端口轮询的实现方法请教? CHANG 2010-6-26 11946 CCIE 2010-6-26 03:03
预览 altera 的emp240驱动dm12864c液晶verilog程序 inter 2010-6-26 22977 usb 2010-6-26 03:00
预览 求助:UART的VHDL 程序 usb 2010-6-26 12369 VVC 2010-6-26 02:59
预览 请问为什么会有这样的问题,在寄存器前面加一个线网再赋值就要慢一个周期 HDL 2010-6-26 12302 interig 2010-6-26 02:59
预览 epm7128slc84-15的问题.下载两次之后说硬件没有连接. longt 2010-6-26 32523 VVIC 2010-6-26 02:58
预览 请教关于状态机和计数器延时的配合 HANG 2010-6-26 12532 HDL 2010-6-26 02:57
预览 请问关于ncsim的问题 HDL 2010-6-26 01957 HDL 2010-6-26 02:50
预览 一款FPGA芯片中可以设置几个控制器 UFO 2010-6-26 12622 interig 2010-6-26 02:49
预览 有什么好的HDL编辑工具? CTT 2010-6-26 42985 VVC 2010-6-26 02:47
预览 Ise中调用synplify pro tim 2010-6-26 12759 CHAN 2010-6-26 02:46
预览 求助,VHDL语言设计,急! tim 2010-6-26 12005 ATA 2010-6-26 02:41
预览 谁知道那有fpga advantage下载 CHANG 2010-6-26 01937 CHANG 2010-6-26 02:41
预览 one-hot状态机两种编码方式综合成果的比较 CHANG 2010-6-26 13115 CHANG 2010-6-26 02:37
预览 EPM3064A的IO口驱动能力怎么样? CHAN 2010-6-26 13303 usb 2010-6-26 02:35
预览 有谁能说一下是verilog还是vhdl啊 CHA 2010-6-26 11898 CCIE 2010-6-26 02:34
预览 做asic 的迷茫 七郎仔 2010-6-25 53112 蓝雪 2010-6-26 02:30
预览 在vhdl中,用状态机实现和用同等功能的if_else语句实现,有什么区别? inter 2010-6-26 12608 CCIE 2010-6-26 02:29
预览 在ISE下采用verilog编程遇到的几个问题,请指教 ICE 2010-6-26 43068 encounter 2010-6-26 02:29
预览 状态机的问题 有关检错的程序 AAT 2010-6-26 12351 ATA 2010-6-26 02:29
预览 fpga高手讨论一下代码的命名规范 HANG 2010-6-26 02263 HANG 2010-6-26 02:27
预览 EMP7064LC68用什么方式下载,看资料好像说不能用JTAG方式? HANG 2010-6-26 12046 longt 2010-6-26 02:27
预览 状态编码到底怎么用? 麦子 2010-6-25 32592 一个人的舞台 2010-6-26 02:27
预览 关于从SLAVE端提取时钟的方式 纸风铃 2010-6-25 22265 七郎仔 2010-6-26 02:26
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2026-2-8 12:41 , Processed in 0.112064 second(s), 16 queries .

Powered by Discuz! X3.4

Copyright © 2001-2023, Tencent Cloud.

返回顶部 返回版块