fpga论坛|fpga设计论坛

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
收藏本版 (8) |订阅

FPGA技术交流 今日: 0|主题: 13365|排名: 8 

作者 回复/查看 最后发表
预览 SOPC和FPGA意义和关系 fpga_feixiang 2018-9-29 31722 大鹏 2022-5-17 10:52
预览 DSP2812开发板用户手册 attachment Python0291 2018-9-26 31890 zxopenhl 2022-5-17 10:50
预览 通俗易懂的USB协议详解 fpga_feixiang 2018-9-27 22058 大鹏 2022-5-16 10:51
预览 基于FPGA的VGA显示静态图片 fpga_feixiang 2019-1-23 32093 LYF 2022-5-15 16:43
预览 资料分享:Altera-FPGA烧写步骤及注意事项 attachment 晓灰灰 2019-1-14 41641 大鹏 2022-5-15 10:49
预览 复旦微固化过flash吗?我这弄了一个复旦微K7,固化一个bpi的flash,可以成功把bin... ccs 2022-5-14 11103 zxopenhl 2022-5-15 10:47
预览 请问一下,dds输出正弦波可以设置幅值吗? ccs 2022-5-14 21211 zxopenhl 2022-5-14 19:47
预览 我在window10系统上装了ise14.7,它不能烧写代码,这个怎么破 ccs 2022-5-14 11266 LYF 2022-5-14 12:39
预览 同步电路和异步电路的区别 fpga_feixiang 2018-11-28 42050 雷1314521景 2022-5-14 09:22
预览 各位有认识瑞芯微销售或者技术的吗,能否帮忙推一下 ccs 2022-5-14 0990 ccs 2022-5-14 05:46
预览 FPGA verilog实现中值滤波 attach_img 晓灰灰 2018-10-11 62923 大鹏 2022-5-13 09:12
预览 均值滤波C代码 fpga_feixiang 2020-5-27 52082 zxopenhl 2022-5-13 09:11
预览 关于vhdl编写错误 新人帖 attach_img 3232312134 2022-5-10 31160 zxopenhl 2022-5-12 09:13
预览 数字IC(ASIC)设计流程 fpga_feixiang 2019-3-24 42121 大鹏 2022-5-10 16:32
预览 Qsys文件介绍 fpga_feixiang 2018-11-10 41977 zxopenhl 2022-5-10 16:31
预览 FPGA学习笔记之DDS fpga_feixiang 2019-5-1 32089 大鹏 2022-5-9 17:08
预览 初学verilog必看 fpga_feixiang 2018-7-30 38460 大鹏 2022-5-9 17:08
预览 发送沿和捕获沿 fpga_feixiang 2020-2-23 31922 zxopenhl 2022-5-9 17:06
预览 CAN总线 attachment dameihuaxia 2021-7-30 62264 zxopenhl 2022-5-8 08:53
预览 VHDL结构体 fpga_feixiang 2018-11-14 31792 雷1314521景 2022-5-7 13:44
预览 基于FPGA的FM调制解调器的实现_曹沅 attachment lihongkun16 2022-4-8 21047 zxopenhl 2022-5-7 08:38
预览 SPI42接口的FPGA实现 attachment Sunlife 2015-9-5 31778 大鹏 2022-5-6 15:21
预览 USB通信协议深入理解 fpga_feixiang 2018-9-27 32266 大鹏 2022-5-6 15:21
预览 FPGA仿真:前仿真与后仿真的实质性解释 attachment Python029 2018-8-15 83831 zxopenhl 2022-5-6 15:20
预览 FPGA学习步骤,我的体会  ...23456..22 20080067 2010-4-27 210107301 linuvzg 2022-5-1 14:15
预览 FPGA培训学习日志(北京至芯FPGA培训中心)  ...2 CPLD 2010-11-15 1920117 linuvzg 2022-5-1 13:44
预览 采购员讨厌被管理的原因所在 cogobuy 2012-7-25 11707 linuvzg 2022-5-1 13:25
预览 Verilog模块实例化中参数传递的问题 FFT 2010-6-28 36571 linuvzg 2022-5-1 13:24
预览 EPCS用多大容量的如何决定 vvt 2010-9-17 22926 大鹏 2022-4-30 16:46
预览 基于Matlab_Simulink的FIR数字滤波器的设计与实现 attachment 晓灰灰 2019-3-11 62515 zxopenhl 2022-4-30 16:45
预览 pcie的fpga设计方法 chcchenaichenlu 2010-7-9 12570 大鹏 2022-4-29 14:43
预览 用verilog状态机编路灯 tim 2010-6-28 64246 大鹏 2022-4-29 14:42
预览 88E1111_Datasheet.pdf attachment fpga_feixiang 2022-4-27 11164 zxopenhl 2022-4-29 14:41
预览 CYUSB3014_cn.pdf attachment fpga_feixiang 2022-4-27 21196 雷1314521景 2022-4-28 11:09
预览 CRC32_D1.pdf attachment fpga_feixiang 2022-4-27 31382 雷1314521景 2022-4-28 11:09
预览 BCD转换原理.pdf attachment fpga_feixiang 2022-4-27 21181 zxopenhl 2022-4-28 09:08
预览 FPGA应用领域 attachment Python0291 2018-10-27 21731 大鹏 2022-4-27 08:29
预览 DSP相关开发学习资料 attachment Python0291 2018-9-22 21647 zxopenhl 2022-4-27 08:26
预览 请问一下,为啥modelsim仿真不出来clock ip分出来的时钟呢?谢谢 dameihuaxia 2022-4-22 41065 zxopenhl 2022-4-26 08:25
预览 基于FPGA串口通信的开发 attachment Python0291 2018-9-21 22782 大鹏 2022-4-25 10:25
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2026-2-4 22:55 , Processed in 0.134770 second(s), 16 queries .

Powered by Discuz! X3.4

Copyright © 2001-2023, Tencent Cloud.

返回顶部 返回版块