FPGA技术交流今日: 0|主题: 13347|排名: 5

1 ... 47 48 49 505152 53 54 55 ... 334 / 334 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


预览建立时间与保持时间的概念	fpga_feixiang 2020-4-18	31904	大鹏 2022-3-14 09:37
预览 WPM脉宽调制IP核(verilog)	longtime 2010-6-28	62816	zxopenhl 2022-3-14 09:35
预览 FPGA_100天之旅_边沿检测	dameihuaxia 2021-7-29	102632	LYF 2022-3-12 17:19
预览模拟IC设计与使用VHDL语言设计IC的区别	I2C 2010-4-9	32610	大鹏 2022-3-12 15:47
预览 IDM.zip	fpga_feixiang 2022-3-11	1958	大鹏 2022-3-12 15:46
预览 Pointofix.zip	fpga_feixiang 2022-3-11	1994	zxopenhl 2022-3-12 15:45
预览 Artix-7-50T EVM 试用日志（三）——MicroBlaze测试DDR3	zxopenhl 2018-5-22	52499	大鹏 2022-3-11 16:49
预览 f.i.r.滤波器设计	晓灰灰 2019-3-19	41780	大鹏 2022-3-11 16:49
预览 Verilog代码编写规范	longtim 2010-6-27	93782	大鹏 2022-3-2 13:44
预览 ISE10.2静态时序分析三种工况不会出现时序违例，但是从电影工况切换到最差工况后会...	ccs 2022-2-22	11167	大鹏 2022-3-2 13:43
预览静态、动态时序模拟的优缺点	fpga_feixiang 2019-6-6	42281	zxopenhl 2022-3-2 13:42
预览 pcb涂布工艺流程	风沙飞雪 2019-6-11	22124	大鹏 2022-2-27 09:16
预览 FPGA三大趋势充满机会	fpga_feixiang 2020-8-17	32014	大鹏 2022-2-26 12:00
预览请问各位FPGA大神，有谁遇到过flash固化的程序能正常起来，但是单独的读写擦flash...	ccs 2022-2-24	11058	zxopenhl 2022-2-26 11:59
预览有没有FPGA高手做过sdc约束，或者有sdc的模板吗	ccs 2022-2-24	01020	ccs 2022-2-24 11:21
预览 fpga里两个模块之间定义一个80位宽的端口连接和用五个16位宽的端口连接有时序好坏...	ccs 2022-2-22	21018	大鹏 2022-2-24 09:38
预览 BCD转换原理.pdf	fpga_feixiang 2022-2-22	11043	大鹏 2022-2-24 09:37
预览给一个80位宽的reg赋值也和给5个16位的reg赋值一样吗	ccs 2022-2-22	21011	zxopenhl 2022-2-24 09:36
预览 assign 和always语句描述组合逻辑的利弊	HANG 2010-6-26	25106	zxopenhl 2022-2-22 09:45
预览逻辑分析仪的使用步骤	fpga_feixiang 2020-5-4	42226	大鹏 2022-2-21 09:31
预览 SPI通信模式总结	fpga_feixiang 2021-1-30	21669	大鹏 2022-2-17 13:35
预览 RS-232-C电器特性	fpga_feixiang 2020-11-2	41687	zxopenhl 2022-2-17 13:32
预览 USB3.0和2.0对比	fpga_feixiang 2020-10-26	31767	大鹏 2022-2-16 16:45
预览有没有大佬级的FPGA工程师解释一下FPGA验证和FPGA测试的区别	ccs 2022-1-27	11156	zxopenhl 2022-2-16 16:43
预览大佬们，有遇见过以太网口输出的数据第一包为0e的情况吗，后续数据包都是对的。	ccs 2022-2-16	0946	ccs 2022-2-16 05:15
预览 VREF管脚的连接问题	沉醉夕阳下 2010-6-25	43467	大鹏 2022-2-14 14:49
预览 RTL8211E(G)-VB(VL)-CG_DataSheet_1.7.pdf	fpga_feixiang 2022-1-27	31296	zxopenhl 2022-2-14 14:48
预览 modelsim 仿真时提示下面错误	vvt 2010-6-18	12967	大鹏 2022-2-13 13:56
预览哪位兄弟有TTP/C的官方规范么？	ccs 2022-2-12	1956	zxopenhl 2022-2-13 13:55
预览 CYUSB3014_cn.pdf	fpga_feixiang 2022-1-27	31158	大鹏 2022-2-11 12:09
预览 AD、DA转换器	TCL 2010-4-12	23963	大鹏 2022-2-11 12:08
预览 32512Mb_sdr.pdf	fpga_feixiang 2022-1-26	11162	zxopenhl 2022-2-11 12:07
预览有没有大佬遇到这样问题，vivado hls工程编译过不去，显示模块找不到	ccs 2022-2-8	11013	ccs 2022-2-8 15:50
预览谁会SDK嵌入式开发的？谁会SDK嵌入式开发的？	ccs 2022-2-8	0939	ccs 2022-2-8 15:49
预览不同版本vivado可关联同一个modelsim吗？感谢，再问一下不同版本生成的仿真库可以...	ccs 2022-1-27	01048	ccs 2022-1-27 09:44
预览各位大佬，你们有没有支持USB2.0口的上位机软件，能够实时显示下位机发过来的图像...	ccs 2022-1-27	0973	ccs 2022-1-27 09:44
预览请问一下大家有人知道xilinx的ram复位后需要多久才能开始响应外部信号吗	ccs 2022-1-27	01052	ccs 2022-1-27 09:42
预览请问一下大家，怎么样能用FPGA比较简单的实现千兆以太网	ccs 2022-1-27	0967	ccs 2022-1-27 09:41
预览有人知道这个imports是咋来的吗？我新建的.v都放在默认的文件new了，但是我在vivad...	ccs 2022-1-27	01014	ccs 2022-1-27 09:41
预览例化mig后综合vivado闪退是怎么回事	ccs 2022-1-27	01011	ccs 2022-1-27 09:40