集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
收藏本版 (8) |订阅

FPGA技术交流 今日: 0|主题: 13218|排名: 7 

作者 回复/查看 最后发表
预览 SPI主从通信模型 fpga_feixiang 2020-8-8 2984 大鹏 2020-8-8 18:02
预览 SPI工作时序 fpga_feixiang 2020-8-8 21097 大鹏 2020-8-8 18:02
预览 锅炉空预器漏风间隙自动化控制系统 ——澳大利亚电厂项目简报 attach_img PLC无线通讯专家 2020-8-8 11186 PLC无线通讯专家 2020-8-8 17:21
预览 工业废水处理循环利用系统液位无线远程测控 attach_img PLC无线通讯专家 2020-8-6 21123 大鹏 2020-8-7 17:14
预览 PS2实例代码 fpga_feixiang 2020-8-4 31577 zxopenhl 2020-8-7 17:13
预览 PS2数据格式 fpga_feixiang 2020-8-4 41500 dameihuaxia 2020-8-7 14:52
预览 PS2电器特性 fpga_feixiang 2020-8-4 51437 dameihuaxia 2020-8-7 14:52
预览 SPI优点 fpga_feixiang 2020-8-5 21159 大鹏 2020-8-6 09:26
预览 SPI特点 fpga_feixiang 2020-8-5 21169 zxopenhl 2020-8-6 09:25
预览 PS2时序 fpga_feixiang 2020-8-4 31674 大鹏 2020-8-5 09:12
预览 工业废水处理循环利用系统流量计液位无线远程测控 attach_img bluesky 2020-8-4 11402 bluesky 2020-8-4 10:40
预览 UART介绍 fpga_feixiang 2020-8-3 21227 大鹏 2020-8-4 10:03
预览 UART时序 fpga_feixiang 2020-8-3 11104 fpga_feixiang 2020-8-3 14:10
预览 仿真里边是用$fscanf和$fwrite读的txt文件最后结果输出到另一个txt文件,但是如果... ccs 2020-8-2 21133 大鹏 2020-8-3 14:04
预览 有没有办法通过dcp eco方式直接更改rom里的初始值? ccs 2020-8-2 21008 大鹏 2020-8-3 14:03
预览 一台电脑,vivado怎么连接两个板子? ccs 2020-8-2 11112 ccs 2020-8-2 10:07
预览 vhdl和verilog的区别 fpga_feixiang 2020-7-21 31398 大鹏 2020-8-1 09:50
预览 Verilog分频器程序 ziguang505 2010-10-15 11862 大鹏 2020-8-1 09:49
预览 焦炉炉顶无线除尘系统 ——唐山达丰焦化厂项目简报 attach_img bluesky 2020-8-1 11160 bluesky 2020-8-1 09:47
预览 FPGA设计之常用Verilog语法 fpga_feixiang 2018-11-26 31590 zxopenhl 2020-8-1 09:46
预览 FPGA进行加速运算 fpga_feixiang 2020-4-3 61511 zxopenhl 2020-7-31 16:36
预览 中俄天然气战略管线施工设备数据无线采集 ——油气管道输送安全国家工程实验室项目... attach_img bluesky 2020-7-30 11055 bluesky 2020-7-30 14:22
预览 VHDL Entity()实体 fpga_feixiang 2020-7-24 21157 大鹏 2020-7-29 11:33
预览 VHDL库 fpga_feixiang 2020-7-27 21165 zxopenhl 2020-7-29 11:32
预览 FPGA开发流程 fpga_feixiang 2020-7-28 31319 zhangyukun 2020-7-28 20:24
预览 简述ASIC设计流程,各部分用到的工具 fpga_feixiang 2020-7-28 31232 zhangyukun 2020-7-28 20:24
预览 VHDL实体 fpga_feixiang 2020-7-27 21047 大鹏 2020-7-28 15:18
预览 锅炉空预器漏风间隙自动化控制系统 ——澳大利亚电厂项目简报 attach_img bluesky 2020-7-28 11012 bluesky 2020-7-28 13:55
预览 Arcthitecture(构造体) fpga_feixiang 2020-7-24 21256 大鹏 2020-7-26 10:36
预览 VHDL Library(库) fpga_feixiang 2020-7-24 21158 大鹏 2020-7-26 10:36
预览 VHDL Package(包) fpga_feixiang 2020-7-24 21187 zxopenhl 2020-7-26 10:35
预览 VHDL语法实例 fpga_feixiang 2020-7-24 11199 fpga_feixiang 2020-7-24 20:53
预览 FPGA人才缺口大,国内FPGA行业面临挑战! Python0291 2019-12-2 63292 大鹏 2020-7-24 14:52
预览 归约操作符 CCIE 2010-6-28 22253 大鹏 2020-7-24 14:51
预览 vhdl和verilog介绍 fpga_feixiang 2020-7-21 21134 大鹏 2020-7-22 19:22
预览 VHDL参数化 fpga_feixiang 2020-7-21 31342 大鹏 2020-7-22 19:22
预览 FPGA开发板内部ram操作 attach_img 英尚微电子 2020-7-20 41451 zxopenhl 2020-7-22 19:21
预览 vhdl和verilog的应用实例 fpga_feixiang 2020-7-21 41407 zhangyukun 2020-7-21 18:12
预览 verilog常用关键字 fpga_feixiang 2020-7-21 41638 zhangyukun 2020-7-21 18:12
预览 vhdl和verilog的共同点 fpga_feixiang 2020-7-21 31357 zxopenhl 2020-7-21 17:18
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-6-8 10:13 , Processed in 0.054312 second(s), 16 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

返回顶部 返回版块