集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
收藏本版 (8) |订阅

FPGA技术交流 今日: 0|主题: 13218|排名: 7 

作者 回复/查看 最后发表
预览 quartus环境下,一个缺口时钟,经PLL输出成一个稳定的50%占空比时钟,咱们的IP ccs 2020-4-24 111211 ccs 2020-4-24 18:20
预览 有没有人知道在vivado怎样调用别人已经做好的IP核 ccs 2020-4-24 11290 ccs 2020-4-24 18:18
预览 FPGA 和 CPLD 的区别 fpga_feixiang 2020-4-22 11309 大鹏 2020-4-23 15:14
预览 时序约束的概念和基本策略 fpga_feixiang 2020-4-22 11317 zxopenhl 2020-4-23 15:13
预览 aurora接口两边的线速率必须要设置成一样吗?不一样会有什么问啊? ccs 2020-4-23 81225 ccs 2020-4-23 06:20
预览 有人使用过CF卡进行开发过吗?我理解的cf卡是不是和flash那种芯片性质不一样,这种... ccs 2020-4-23 91258 ccs 2020-4-23 06:20
预览 quartus烧程序烧到75%失败是怎么回事 ccs 2020-4-23 101238 ccs 2020-4-23 06:19
预览 integer for generate for 有区别不 ccs 2020-4-23 11270 ccs 2020-4-23 06:18
预览 什么是竞争与冒险?如何消除? fpga_feixiang 2020-4-21 11289 大鹏 2020-4-22 09:48
预览 为什么两级触发器可以防止亚稳态传播 fpga_feixiang 2020-4-21 11347 大鹏 2020-4-22 09:48
预览 系统最高速度计算(最快时钟频率)和流水线设计思想 fpga_feixiang 2020-4-21 11391 zxopenhl 2020-4-22 09:46
预览 简述DDR fpga_feixiang 2020-4-14 61462 大鹏 2020-4-20 17:53
预览 什么是竞争与冒险?怎样判断?如何消除 fpga_feixiang 2020-4-20 11252 大鹏 2020-4-20 17:52
预览 什么情况下用FIFO fpga_feixiang 2020-4-19 11294 大鹏 2020-4-19 11:52
预览 同步电路和异步电路 fpga_feixiang 2020-4-16 21425 大鹏 2020-4-18 15:29
预览 同步逻辑和异步逻辑 fpga_feixiang 2020-4-16 31251 大鹏 2020-4-18 15:29
预览 求大佬指点!!! 神殇丶 2020-4-18 71192 神殇丶 2020-4-18 15:02
预览 有没有遇见过程序下载到芯片上时运行结果好着,但是程序固化到flash里运行结果就不... ccs 2020-4-18 11222 ccs 2020-4-18 12:12
预览 为什么触发器要满足建立时间和保持时间 fpga_feixiang 2020-4-18 61285 fpga_feixiang 2020-4-18 07:31
预览 想自定义qpsk的映射表以及查分编码,如何将配置好的映射表以及差分编码激活呢 ccs 2020-4-17 71229 ccs 2020-4-17 08:17
预览 有人知道libero有除法器IP核吗 ccs 2020-4-17 11301 ccs 2020-4-17 08:16
预览 现在还有人做SDH的设计方案? ccs 2020-4-16 61311 ccs 2020-4-16 10:27
预览 学的VHDL要不要向VerilogHDL那样写TB文件 ccs 2020-4-15 11264 大鹏 2020-4-15 14:33
预览 异步fifo的设计(FPGA) fpga_feixiang 2019-3-27 53376 zxopenhl 2020-4-15 14:32
预览 FPGA和CPLD的组成 fpga_feixiang 2020-4-13 21737 大鹏 2020-4-14 14:25
预览 硬件设计基本原则 fpga_feixiang 2020-4-13 21609 zxopenhl 2020-4-14 14:24
预览 有遇到这种报错么 ise 和 modelsim联合仿真时候报库的错误 但库已经有了 路径也都对 ccs 2020-4-14 71169 ccs 2020-4-14 14:22
预览 .伙计们,FPGA项目结项时需要提交那些文档 ccs 2020-4-14 71288 ccs 2020-4-14 14:22
预览 有做过16红外灰度转YUV或者RGB的吗? ccs 2020-4-14 71180 ccs 2020-4-14 14:22
预览 哪位有ddr4的仿真模型 ccs 2020-4-14 81282 ccs 2020-4-14 14:21
预览 tt_nios2_hardware_tutorial attachment zxopenhl 2020-4-12 11327 zhangyukun 2020-4-13 09:10
预览 GPU和FPGA优缺点的对比详细概述 fpga_feixiang 2020-4-12 21415 大鹏 2020-4-12 16:25
预览 FPGA的优点和缺点 fpga_feixiang 2020-4-12 21483 大鹏 2020-4-12 16:25
预览 FPGA技术的优势及劣势 fpga_feixiang 2020-4-12 21501 zxopenhl 2020-4-12 16:24
预览 问一下在写通讯协议,比如I2C时,写了主机的发送和接收程序,要测试是否正确的话,... ccs 2020-4-12 71285 ccs 2020-4-12 08:15
预览 用quartus生成一个 FIR滤波器的IP核 参数设置完,却生成失败。 ccs 2020-4-12 71235 ccs 2020-4-12 08:14
预览 有大神做过OTDR方案吗?光时域反射仪,测光纤长度和光纤断点 ccs 2020-4-12 71314 ccs 2020-4-12 08:13
预览 谁与AI平分秋色 fpga_feixiang 2020-4-12 71295 fpga_feixiang 2020-4-12 00:19
预览 扩频理论的基础 fpga_feixiang 2020-3-25 41560 大鹏 2020-4-11 13:25
预览 Sobel边缘检测算法 fpga_feixiang 2020-4-5 81455 大鹏 2020-4-11 13:24
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-6-8 10:13 , Processed in 0.075099 second(s), 16 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

返回顶部 返回版块