fpga论坛|fpga设计论坛

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
收藏本版 (8) |订阅

FPGA技术交流 今日: 0|主题: 13365|排名: 8 

作者 回复/查看 最后发表
预览 串口通信的接收过程 fpga_feixiang 2021-1-14 31431 zxopenhl 2021-1-18 15:11
预览 uart仿真调试 fpga_feixiang 2021-1-14 21286 大鹏 2021-1-17 16:11
预览 SPI多从机模式 fpga_feixiang 2021-1-14 21335 zxopenhl 2021-1-17 16:09
预览 I2C总线速度 fpga_feixiang 2021-1-16 41841 zxopenluyutong 2021-1-16 18:01
预览 UART传输速率:波特率 fpga_feixiang 2021-1-14 21287 大鹏 2021-1-16 16:38
预览 I2C软件通讯协议 fpga_feixiang 2021-1-16 21314 大鹏 2021-1-16 16:37
预览 菊花链的通讯原理与结构 fpga_feixiang 2021-1-14 21222 大鹏 2021-1-15 17:30
预览 SPI菊花链 fpga_feixiang 2021-1-14 21394 zxopenhl 2021-1-15 17:29
预览 SPI协议 fpga_feixiang 2021-1-14 11418 fpga_feixiang 2021-1-14 10:58
预览 UART简介 fpga_feixiang 2021-1-14 11434 fpga_feixiang 2021-1-14 10:40
预览 有大佬见过VCS运行一会报No context available的错误然后终止的吗? ccs 2020-12-28 21626 fpga_feixiang 2021-1-14 10:20
预览 输入为单bit的ADC数据,使用selectio IP接收进行1转14操作,发现每次复位解出来的... ccs 2020-12-28 21377 fpga_feixiang 2021-1-14 10:20
预览 C2440芯片的UART fpga_feixiang 2021-1-14 11220 fpga_feixiang 2021-1-14 10:16
预览 UART传输数据协议 fpga_feixiang 2021-1-14 11236 fpga_feixiang 2021-1-14 10:06
预览 uart通信 fpga_feixiang 2021-1-14 11770 fpga_feixiang 2021-1-14 10:05
预览 Xilinx FPGA提供DDR4内存接口解决方案 fly_zxopen 2021-1-7 31611 大鹏 2021-1-13 16:22
预览 FPGA中的流水线设计 zxopenluyutong 2021-1-12 51675 大鹏 2021-1-13 16:22
预览 异步复位同步释放 fly_zxopen 2021-1-11 31354 zxopenhl 2021-1-13 16:20
预览 【FPGA笔记】基于FPGA的图像处理 fly_zxopen 2021-1-8 41629 大鹏 2021-1-11 10:09
预览 FPGA开发流程 fpga_feixiang 2021-1-5 21360 大鹏 2021-1-8 12:49
预览 FPGA奇数分频 fpga_feixiang 2021-1-4 21314 大鹏 2021-1-8 12:48
预览 UART, SPI, IIC的详解 zxopenluyutong 2021-1-7 41763 zxopenhl 2021-1-8 12:46
预览 AGM FPGA:国产无缝替代Altera Cyclone fly_zxopen 2021-1-5 31415 zxopenluyutong 2021-1-7 18:34
预览 Xilinx FPGA提供DDR4内存接口解决方案 fly_zxopen 2021-1-6 41598 zxopenhl 2021-1-7 16:29
预览 存储器分类 fpga_feixiang 2021-1-5 31370 大鹏 2021-1-6 14:23
预览 典型FPGA开发流程 fpga_feixiang 2021-1-5 31268 大鹏 2021-1-6 14:22
预览 详解FPGA中的建立时间与保持时间 zxopenluyutong 2021-1-5 51705 zxopenhl 2021-1-6 14:20
预览 fpga门控时钟 fpga_feixiang 2021-1-4 31479 zhangyukun 2021-1-5 10:41
预览 内存 fpga_feixiang 2021-1-5 11250 fpga_feixiang 2021-1-5 10:27
预览 FPGA全局时钟 fpga_feixiang 2021-1-4 21291 大鹏 2021-1-5 10:08
预览 傅里叶变换(Fourier Tranformation) fpga_feixiang 2020-12-30 11245 fpga_feixiang 2020-12-30 13:55
预览 AL附加延迟 attach_img fpga_feixiang 2020-12-30 11200 fpga_feixiang 2020-12-30 13:50
预览 gerif_cpuctrl fpga_feixiang 2020-12-30 11245 fpga_feixiang 2020-12-30 13:48
预览 我手上有3个三菱PLC,型号是FX3U,可以实现485无线通讯吗? bluesky 2020-12-29 11210 bluesky 2020-12-29 14:22
预览 傅里叶变化与傅里叶级数之间的区别与联系 fpga_feixiang 2020-12-28 31403 zhangyukun 2020-12-29 10:17
预览 傅里叶级数是怎么来的 fpga_feixiang 2020-12-28 31378 zhangyukun 2020-12-29 10:16
预览 双倍数据率同步动态随机存取存储器 zxopenluyutong 2020-12-28 21257 zhangyukun 2020-12-29 10:16
预览 请教大佬一个问题,soc设计中,L1cache和L2cache的大小怎么选择呢? ccs 2020-12-28 11063 ccs 2020-12-28 19:41
预览 边沿检测电路小结 zxopenluyutong 2020-12-27 11342 zxopenluyutong 2020-12-27 18:29
预览 DDS算法 zxopenluyutong 2020-12-26 41376 zxopenluyutong 2020-12-26 20:29
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2026-2-5 03:19 , Processed in 0.053182 second(s), 16 queries .

Powered by Discuz! X3.4

Copyright © 2001-2023, Tencent Cloud.

返回顶部 返回版块