切换到窄版

fpga论坛|fpga设计论坛

 找回密码
 我要注册

QQ登录

只需一步，快速开始

搜索
fpga论坛|fpga设计论坛»论坛 › › FPGA技术交流
收藏本版 (8) |订阅

FPGA技术交流 今日: 0|主题: 13347|排名: 5 

新窗 全部主题  最新  热门  热帖  精华  更多 
作者 回复/查看 最后发表
预览 8B/10B编码与行不一致性 fpga_feixiang 2020-10-18 21148 zxopenhl 2020-10-19 09:19
预览 cpld设计问题 CHA 2010-6-26 84144 zxopenljx 2020-10-18 19:30
预览 如何用VHDL实现八位的串并转换？ CPLD 2010-6-23 43772 zxopenljx 2020-10-18 19:29
预览 USB3.0接口信号 fpga_feixiang 2020-10-18 11132 fpga_feixiang 2020-10-18 14:52
预览 典型FPGA开发流程与注意事项 fpga_feixiang 2020-5-17 31637 zxopenljx 2020-10-17 10:06
预览 DDR3内存的发展 fpga_feixiang 2020-10-6 11176 大鹏 2020-10-16 09:53
预览 FPGA发展史 fpga_feixiang 2020-5-10 41694 大鹏 2020-10-16 09:53
预览 DDR3内存的新增功能 fpga_feixiang 2020-10-6 11201 zxopenhl 2020-10-16 09:51
预览 什么是“线与逻辑”，在硬件特性上有什么具体要求？ fpga_feixiang 2020-10-13 11143 大鹏 2020-10-15 19:03
预览 二进制FIFO指针的考虑 fpga_feixiang 2020-10-13 11086 大鹏 2020-10-14 19:45
预览 扩频理论的基础 fpga_feixiang 2020-10-13 11065 大鹏 2020-10-14 19:44
预览 二进制格雷码转换 fpga_feixiang 2020-10-13 11148 zxopenhl 2020-10-14 19:43
预览 FIFO简介 fpga_feixiang 2020-10-13 11076 大鹏 2020-10-13 18:43
预览 FIFO的常见参数 fpga_feixiang 2020-10-13 11194 大鹏 2020-10-13 18:43
预览 同步FIFO代码 fpga_feixiang 2020-10-13 11103 zxopenhl 2020-10-13 18:42
预览 利用MOS管实现二输入与非门？ fpga_feixiang 2020-10-13 11209 fpga_feixiang 2020-10-13 14:33
预览 DDR3内存的封装 fpga_feixiang 2020-10-6 11314 大鹏 2020-10-10 14:39
预览 引入DDR3内存的动因 fpga_feixiang 2020-10-6 11465 大鹏 2020-10-10 14:39
预览 通俗讲讲什么是FPGA fpga_feixiang 2020-5-10 41826 zxopenhl 2020-10-10 14:38
预览 VHDL操作符 fpga_feixiang 2020-10-8 11263 大鹏 2020-10-9 11:08
预览 VHDL基本类型 fpga_feixiang 2020-10-8 11234 zxopenhl 2020-10-9 11:07
预览 vhdl和verilog哪个好 fpga_feixiang 2020-10-8 11125 fpga_feixiang 2020-10-8 14:59
预览 lcd12864基本特性参数 fpga_feixiang 2020-4-24 51942 zxopenljx 2020-10-7 21:18
预览 高电平异步复位必须要写pos edge sys-rst吗 ccs 2020-5-5 41621 zxopenljx 2020-10-7 21:18
预览 FPGA就是一个可以通过编程来改变内部结构的芯片 fpga_feixiang 2020-5-8 31667 zxopenljx 2020-10-7 21:18
预览 为什么使用FPGA？ fpga_feixiang 2020-5-8 31610 zxopenljx 2020-10-7 21:17
预览 VHDL库 fpga_feixiang 2020-10-6 11104 fpga_feixiang 2020-10-6 15:17
预览 Arcthitecture（构造体） fpga_feixiang 2020-10-6 11195 fpga_feixiang 2020-10-6 15:16
预览 VHDL实体定义 fpga_feixiang 2020-10-6 11098 fpga_feixiang 2020-10-6 15:16
预览 VHDL实体结构图 fpga_feixiang 2020-10-6 11046 fpga_feixiang 2020-10-6 15:15
预览 DDR管脚功能描述 fpga_feixiang 2020-10-6 1983 fpga_feixiang 2020-10-6 14:59
预览 DDR量的计算 fpga_feixiang 2020-10-6 11050 fpga_feixiang 2020-10-6 14:58
预览 图像增强 fpga_feixiang 2020-9-21 11068 大鹏 2020-9-30 16:06
预览 高斯滤波 fpga_feixiang 2020-9-21 21459 大鹏 2020-9-30 16:06
预览 SDRam工作模式配置 fpga_feixiang 2020-9-28 11187 zxopenhl 2020-9-30 16:05
预览 SDRAM内部结构示意图 fpga_feixiang 2020-9-28 11152 大鹏 2020-9-29 11:15
预览 sdram命令 fpga_feixiang 2020-9-28 11438 fpga_feixiang 2020-9-28 14:13
预览 SDRAM初始化示意图 fpga_feixiang 2020-9-28 01090 fpga_feixiang 2020-9-28 14:12
预览 sdram信号定义 fpga_feixiang 2020-9-28 01252 fpga_feixiang 2020-9-28 14:11
预览 SDRAM的引脚与封装 fpga_feixiang 2020-9-28 01152 fpga_feixiang 2020-9-28 14:10
下一页 »
1 ...636465666768697071... 334下一页
 返 回 发新帖

快速发帖

还可输入 80 个字符
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以发帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-12-16 04:01 , Processed in 0.054743 second(s), 15 queries .

Powered by Discuz! X3.4

Copyright © 2001-2023, Tencent Cloud.

返回顶部 返回版块