集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
收藏本版 (8) |订阅

FPGA技术交流 今日: 0|主题: 13294|排名: 8 

作者 回复/查看 最后发表
预览 Verilog中的数字 fpga_feixiang 2020-7-16 21375 zxopenhl 2020-7-19 16:04
预览 verilog信号的值 fpga_feixiang 2020-7-16 21230 大鹏 2020-7-18 09:49
预览 verilog测试模板 fpga_feixiang 2020-7-16 21262 zxopenhl 2020-7-18 09:47
预览 昆仑通态触摸屏无线采集4-20mA模拟量信号有效距离5KM attach_img bluesky 2020-7-16 11814 bluesky 2020-7-16 17:39
预览 CH451芯片驱动代码 UFP 2010-6-28 22293 大鹏 2020-7-15 18:58
预览 状态机,和非状态机的差别 HDL 2010-6-26 22551 大鹏 2020-7-15 18:58
预览 16-4线编码器vhdl程序 usb 2010-6-28 22634 zxopenhl 2020-7-15 18:57
预览 直序扩频(DSSS) fpga_feixiang 2020-7-4 41471 大鹏 2020-7-14 20:31
预览 41, 选择器(mux)的代码 fpga_feixiang 2020-7-14 31382 大鹏 2020-7-14 20:30
预览 全加器真值表 fpga_feixiang 2020-7-14 31390 zxopenhl 2020-7-14 20:29
预览 FPGA在电平接口领域的应用 fpga_feixiang 2020-1-3 64006 大鹏 2020-7-13 18:00
预览 多状态机的协同设计 VVIC 2010-6-26 22898 大鹏 2020-7-13 18:00
预览 什么是CPU fpga_feixiang 2020-6-30 21111 zxopenhl 2020-7-13 17:59
预览 Sobel算子 fpga_feixiang 2020-7-11 21182 大鹏 2020-7-12 19:25
预览 跳频扩频(FHSS) fpga_feixiang 2020-7-4 21308 大鹏 2020-7-9 15:15
预览 扩频处理的带宽 fpga_feixiang 2020-7-4 21277 zxopenhl 2020-7-9 15:13
预览 高斯滤波 fpga_feixiang 2020-7-8 21185 大鹏 2020-7-8 17:49
预览 双边滤波 fpga_feixiang 2020-7-8 31233 大鹏 2020-7-8 17:49
预览 均值滤波 fpga_feixiang 2020-7-8 21209 zxopenhl 2020-7-8 17:48
预览 中值滤波 fpga_feixiang 2020-7-8 11174 fpga_feixiang 2020-7-8 16:18
预览 解扩处理的带宽 fpga_feixiang 2020-7-4 21239 大鹏 2020-7-7 17:08
预览 基于RS232总线收发数据设计 fpga_feixiang 2020-7-5 21444 大鹏 2020-7-7 17:07
预览 uart实验 fpga_feixiang 2020-7-5 21304 zxopenhl 2020-7-7 17:06
预览 DDS实现方案 fpga_feixiang 2020-6-22 21340 大鹏 2020-7-4 10:09
预览 扩频理论的基础 fpga_feixiang 2020-7-2 31223 大鹏 2020-7-4 10:08
预览 CPU工作的基本原理以及如何设计一个简单的16位CPU模型 fpga_feixiang 2020-7-2 31393 zxopenhl 2020-7-4 10:07
预览 RISC CPU中各部件的相互连接关系 fpga_feixiang 2020-6-30 21327 zxopenhl 2020-7-3 11:38
预览 用EPF10K10LC84-4制作多功能电子钟 CHA 2010-6-28 12152 大鹏 2020-7-2 11:06
预览 基于Actel FPGA的UART应用 20080067 2010-5-3 23145 zxopenhl 2020-7-2 11:05
预览 VERILOG四位加法 fpga_feixiang 2020-7-1 31325 zhangyukun 2020-7-2 09:49
预览 Verilog中的信号 fpga_feixiang 2020-7-1 21379 大鹏 2020-7-1 17:23
预览 RISC CPU和它的外围电路 fpga_feixiang 2020-6-30 11155 fpga_feixiang 2020-6-30 15:15
预览 RISC CPU结构 fpga_feixiang 2020-6-30 11310 fpga_feixiang 2020-6-30 15:14
预览 FPGA开发板为什么要使用SDRAM attach_img 英尚微电子 2020-6-28 31580 大鹏 2020-6-30 14:46
预览 CPU设计原理 fpga_feixiang 2020-6-28 31536 大鹏 2020-6-30 14:45
预览 什么是CPU fpga_feixiang 2020-6-28 21341 zxopenhl 2020-6-30 14:44
预览 FPGA的应用场景 fpga_feixiang 2020-5-8 41524 大鹏 2020-6-28 14:09
预览 DDS结构图 fpga_feixiang 2020-6-22 21257 zxopenhl 2020-6-28 14:08
预览 双向管脚(clocked bidirectional pin)Verilog代码 老怪甲 2010-5-28 12973 大鹏 2020-6-27 14:55
预览 Modelsim后仿真心得 ccs 2010-6-20 22922 大鹏 2020-6-27 14:54
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-8-22 09:45 , Processed in 0.056757 second(s), 16 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

返回顶部 返回版块