FPGA技术交流今日: 0|主题: 13325|排名: 7

1 ... 70 71 72 737475 76 77 78 ... 334 / 334 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


预览 FIFO的一些重要参数	fpga_feixiang 2020-4-19	21477	zxopenljx 2020-4-25 13:16
预览 DDR和DDR2，DDR3，区别在那里	fpga_feixiang 2020-4-14	21742	zxopenljx 2020-4-25 13:15
预览什么是亚稳态？为什么两级触发器可以防止亚稳态传播	fpga_feixiang 2020-4-18	31693	zxopenljx 2020-4-25 13:15
预览用modelsim在仿真MIG IP核的时候为什么Init_calib_complete一直不拉高吗？求教	ccs 2020-4-24	23008	zxopenljx 2020-4-25 13:14
预览 quartus环境下，一个缺口时钟，经PLL输出成一个稳定的50%占空比时钟，咱们的IP	ccs 2020-4-24	111280	ccs 2020-4-24 18:20
预览有没有人知道在vivado怎样调用别人已经做好的IP核	ccs 2020-4-24	11382	ccs 2020-4-24 18:18
预览 FPGA 和 CPLD 的区别	fpga_feixiang 2020-4-22	11380	大鹏 2020-4-23 15:14
预览时序约束的概念和基本策略	fpga_feixiang 2020-4-22	11389	zxopenhl 2020-4-23 15:13
预览 aurora接口两边的线速率必须要设置成一样吗？不一样会有什么问啊？	ccs 2020-4-23	81282	ccs 2020-4-23 06:20
预览有人使用过CF卡进行开发过吗？我理解的cf卡是不是和flash那种芯片性质不一样，这种...	ccs 2020-4-23	91335	ccs 2020-4-23 06:20
预览 quartus烧程序烧到75%失败是怎么回事	ccs 2020-4-23	101303	ccs 2020-4-23 06:19
预览 integer for generate for 有区别不	ccs 2020-4-23	11343	ccs 2020-4-23 06:18
预览什么是竞争与冒险？如何消除？	fpga_feixiang 2020-4-21	11383	大鹏 2020-4-22 09:48
预览为什么两级触发器可以防止亚稳态传播	fpga_feixiang 2020-4-21	11448	大鹏 2020-4-22 09:48
预览系统最高速度计算（最快时钟频率）和流水线设计思想	fpga_feixiang 2020-4-21	11485	zxopenhl 2020-4-22 09:46
预览简述DDR	fpga_feixiang 2020-4-14	61553	大鹏 2020-4-20 17:53
预览什么是竞争与冒险？怎样判断？如何消除	fpga_feixiang 2020-4-20	11323	大鹏 2020-4-20 17:52
预览什么情况下用FIFO	fpga_feixiang 2020-4-19	11365	大鹏 2020-4-19 11:52
预览同步电路和异步电路	fpga_feixiang 2020-4-16	21499	大鹏 2020-4-18 15:29
预览同步逻辑和异步逻辑	fpga_feixiang 2020-4-16	31322	大鹏 2020-4-18 15:29
预览求大佬指点！！！	神殇丶 2020-4-18	71266	神殇丶 2020-4-18 15:02
预览有没有遇见过程序下载到芯片上时运行结果好着，但是程序固化到flash里运行结果就不...	ccs 2020-4-18	11287	ccs 2020-4-18 12:12
预览为什么触发器要满足建立时间和保持时间	fpga_feixiang 2020-4-18	61360	fpga_feixiang 2020-4-18 07:31
预览想自定义qpsk的映射表以及查分编码，如何将配置好的映射表以及差分编码激活呢	ccs 2020-4-17	71301	ccs 2020-4-17 08:17
预览有人知道libero有除法器IP核吗	ccs 2020-4-17	11360	ccs 2020-4-17 08:16
预览现在还有人做SDH的设计方案？	ccs 2020-4-16	61419	ccs 2020-4-16 10:27
预览学的VHDL要不要向VerilogHDL那样写TB文件	ccs 2020-4-15	11343	大鹏 2020-4-15 14:33
预览异步fifo的设计(FPGA)	fpga_feixiang 2019-3-27	53479	zxopenhl 2020-4-15 14:32
预览 FPGA和CPLD的组成	fpga_feixiang 2020-4-13	21832	大鹏 2020-4-14 14:25
预览硬件设计基本原则	fpga_feixiang 2020-4-13	21700	zxopenhl 2020-4-14 14:24
预览有遇到这种报错么 ise 和 modelsim联合仿真时候报库的错误但库已经有了路径也都对	ccs 2020-4-14	71238	ccs 2020-4-14 14:22
预览 .伙计们，FPGA项目结项时需要提交那些文档	ccs 2020-4-14	71359	ccs 2020-4-14 14:22
预览有做过16红外灰度转YUV或者RGB的吗？	ccs 2020-4-14	71252	ccs 2020-4-14 14:22
预览哪位有ddr4的仿真模型	ccs 2020-4-14	81366	ccs 2020-4-14 14:21
预览 tt_nios2_hardware_tutorial	zxopenhl 2020-4-12	11415	zhangyukun 2020-4-13 09:10
预览 GPU和FPGA优缺点的对比详细概述	fpga_feixiang 2020-4-12	21516	大鹏 2020-4-12 16:25
预览 FPGA的优点和缺点	fpga_feixiang 2020-4-12	21558	大鹏 2020-4-12 16:25
预览 FPGA技术的优势及劣势	fpga_feixiang 2020-4-12	21600	zxopenhl 2020-4-12 16:24
预览问一下在写通讯协议，比如I2C时，写了主机的发送和接收程序，要测试是否正确的话，...	ccs 2020-4-12	71366	ccs 2020-4-12 08:15
预览用quartus生成一个 FIR滤波器的IP核参数设置完，却生成失败。	ccs 2020-4-12	71319	ccs 2020-4-12 08:14