集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
收藏本版 (8) |订阅

FPGA技术交流 今日: 0|主题: 13294|排名: 8 

作者 回复/查看 最后发表
预览 现在想在fpga的板上用ila抓信号,可以随bit文件一起产生的.ltx文件没产生,怎么回事? ccs 2019-6-14 01105 ccs 2019-6-14 10:41
预览 知道xilinx的设计怎么输出网表和时序反标文件做后仿吗? ccs 2019-6-14 01267 ccs 2019-6-14 08:40
预览 跨越FPGA的障碍 fpga_feixiang 2019-6-13 01303 fpga_feixiang 2019-6-13 17:02
预览 FPGA的过去,现在和未来 fpga_feixiang 2019-6-13 01221 fpga_feixiang 2019-6-13 17:00
预览 FPGA视频输入怎么处理? 新人帖 gasonchen 2019-6-12 01451 gasonchen 2019-6-12 22:54
预览 一个死磕FPGA 9年的大龄工程师的肺腑之言 fpga_feixiang 2019-6-12 01414 fpga_feixiang 2019-6-12 15:34
预览 6个步骤 让你成为FPGA设计高手 fpga_feixiang 2019-6-12 01214 fpga_feixiang 2019-6-12 15:33
预览 fpga高性能计算方向大概要学什么,现在没头绪 ccs 2019-6-12 21324 大鹏 2019-6-12 15:22
预览 各位大佬,dds 输出在示波器观察,相位抖动的原因是什么? ccs 2019-6-12 11224 大鹏 2019-6-12 15:22
预览 FPGA图像处理的前景 fpga_feixiang 2019-6-9 11134 大鹏 2019-6-9 15:22
预览 有没有做过des加密解密的和我探讨一下呗 ccs 2019-6-9 01148 ccs 2019-6-9 08:06
预览 什么是亚稳态?为什么两级触发器可以防止亚稳态传播? fpga_feixiang 2019-6-7 01132 fpga_feixiang 2019-6-7 14:20
预览 为什么触发器要满足建立时间和保持时间 fpga_feixiang 2019-6-7 01202 fpga_feixiang 2019-6-7 14:20
预览 如何解决亚稳态? Metastability fpga_feixiang 2019-6-6 01187 fpga_feixiang 2019-6-6 15:30
预览 竞争与冒险现象?怎样判断?如何消除 fpga_feixiang 2019-6-5 01105 fpga_feixiang 2019-6-5 17:34
预览 Setup 和Holdup时间 fpga_feixiang 2019-6-5 01227 fpga_feixiang 2019-6-5 17:33
预览 SPI-Flash是什么?使用注意事项及常见问题 艾弗森 2019-6-4 01249 艾弗森 2019-6-4 20:51
预览 PCB设计,工程师如何避免不入流! 风沙飞雪 2019-6-4 01256 风沙飞雪 2019-6-4 17:00
预览 学习FPGA需要留意,很实用,不看会后悔哦 attach_img 晓灰灰 2018-2-4 53641 晓灰灰 2019-6-4 16:15
预览 简谈总线接口 attach_img 晓灰灰 2018-2-6 73244 晓灰灰 2019-6-4 16:13
预览 (1)、在进行组合逻辑电路的分析与设计的时候,如果不考虑逻辑门的延迟时间对电路... fpga_feixiang 2019-6-4 01105 fpga_feixiang 2019-6-4 16:04
预览 什么是“线与逻辑”,在硬件特性上有什么具体要求? fpga_feixiang 2019-6-4 01122 fpga_feixiang 2019-6-4 16:03
预览 基于FPGA的电子琴设计 attachment 晓灰灰 2017-12-11 41701 晓灰灰 2019-6-4 15:57
预览 煤矸石砖坯内燃卡数仪-哪个煤炭化验机好 attach_img kaipingyiqi 2019-6-4 01164 kaipingyiqi 2019-6-4 11:15
预览 煤中含磷元素用什么仪器检测-煤含磷量测试仪 attach_img kaipingyiqi 2019-6-4 01197 kaipingyiqi 2019-6-4 11:14
预览 检测煤炭含磷的仪器-化验磷含量元素分析仪 新人帖 attach_img kaipingyiqi 2019-6-4 01043 kaipingyiqi 2019-6-4 11:12
预览 基于 FPGA vivado 2017.2 Basys3 信号发生器 设计 attach_img  ...2 晓灰灰 2017-12-27 1114012 大鹏 2019-6-4 11:08
预览 关于SOC,SOPC,FPGA,CPLD,ASIC区别和联系 fpga_feixiang 2019-6-3 11109 大鹏 2019-6-4 11:08
预览 SOPC介绍 fpga_feixiang 2019-6-3 11074 zxopenhl 2019-6-4 11:07
预览 基于MATLAB的filter的使用,低通、带通和高通滤波器设计 fpga_feixiang 2019-5-29 41265 晓灰灰 2019-6-3 11:37
预览 有用过max10 的on-chip flash IP 核的吗? ccs 2019-6-3 0982 ccs 2019-6-3 10:00
预览 边缘检测算法及各自优缺点 fpga_feixiang 2019-5-30 21152 大鹏 2019-6-2 16:12
预览 原码、反码、补码知识详细讲解 fpga_feixiang 2019-5-31 21324 zxopenhl 2019-6-2 16:11
预览 为啥用modelsim se对vhdl编程,老是第一行错误,错误提示,error:vlog 13069 ccs 2019-6-1 01110 ccs 2019-6-1 08:49
预览 我现在在学习NIOS ,把SDRAM当作内存读取是正常的。把程序放入SDRAM运行,老是下载... ccs 2019-6-1 01066 ccs 2019-6-1 08:48
预览 请问用qsys生成系统后能不能访问用verilog 的fifo里面的数据,如果可以能用什么方... ccs 2019-6-1 01247 ccs 2019-6-1 08:47
预览 大家有没有碰到过,双口ram有写错某个bit的情况? ccs 2019-6-1 01146 ccs 2019-6-1 08:43
预览 TI公司CPU外部存储器接口? ccs 2019-6-1 01036 ccs 2019-6-1 08:41
预览 为啥烧程序进开发板 连的led灯 led竟然有声音 ccs 2019-6-1 01225 ccs 2019-6-1 08:41
预览 为啥我的DDS在示波器上只能出正弦波。 ccs 2019-6-1 01039 ccs 2019-6-1 08:38
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-8-22 16:50 , Processed in 0.082077 second(s), 16 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

返回顶部 返回版块