fpga论坛|fpga设计论坛

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
收藏本版 (8) |订阅

FPGA技术交流 今日: 0|主题: 13347|排名: 5 

作者 回复/查看 最后发表
预览 FPGA 对HDMI输入,一定要加SIL9013这类的前置IC处理吗? ccs 2019-7-2 01275 ccs 2019-7-2 21:55
预览 只会一点vhdl不会verilog是不是不好找工作? ccs 2019-7-2 11261 ccs 2019-7-2 21:54
预览 一位资深老鸟的十年FPGA开发设计经验总结 fpga_feixiang 2019-6-23 11322 月影星痕 2019-7-2 15:07
预览 理解FPGA中的RAM、ROM和CAM;ROM、RAM、DRAM、SRAM、FLASH fpga_feixiang 2019-6-30 01326 fpga_feixiang 2019-6-30 14:43
预览 CAM(Content Addressable Memory)介绍 fpga_feixiang 2019-6-30 01239 fpga_feixiang 2019-6-30 14:43
预览 为什么使用 FPGA fpga_feixiang 2019-6-18 11302 月影星痕 2019-6-30 10:54
预览 FPGA如何从入门到高手? 月影星痕 2019-6-30 01212 月影星痕 2019-6-30 10:34
预览 在FPGA上进行图像处理及其示例 月影星痕 2019-6-29 11346 zhangyukun 2019-6-30 09:40
预览 什么是竞争与冒险?怎样判断?如何消除? fpga_feixiang 2019-6-29 11193 zhangyukun 2019-6-30 09:38
预览 什么是“线与逻辑”,在硬件特性上有什么具体要求? fpga_feixiang 2019-6-29 01258 fpga_feixiang 2019-6-29 17:29
预览 FPGA四大设计要点 fpga_feixiang 2019-6-23 21333 月影星痕 2019-6-29 09:17
预览 FPGA开发基本流程及注意事项 月影星痕 2019-6-29 01310 月影星痕 2019-6-29 09:05
预览 寄存器、锁存器和触发器介绍 雷磊 2019-6-27 11294 大鹏 2019-6-28 14:34
预览 verilog模块结构 fpga_feixiang 2019-6-28 11259 大鹏 2019-6-28 14:34
预览 verilog 数据类型 常量 变量 fpga_feixiang 2019-6-28 11312 zxopenhl 2019-6-28 14:31
预览 6个步骤 让你成为FPGA设计高手 fpga_feixiang 2019-6-23 11450 月影星痕 2019-6-27 09:48
预览 FPGA系统工程师需要学什么东西? 月影星痕 2019-6-27 01316 月影星痕 2019-6-27 09:41
预览 FPGA芯片命名规则解释 月影星痕 2019-6-27 01681 月影星痕 2019-6-27 09:35
预览 verilog模块 fpga_feixiang 2019-6-20 01322 fpga_feixiang 2019-6-20 11:20
预览 FPGA的动态可重构技术 fpga_feixiang 2019-6-19 01342 fpga_feixiang 2019-6-19 14:35
预览 正确辨别PCB的好坏几个要素 风沙飞雪 2019-6-19 01481 风沙飞雪 2019-6-19 09:20
预览 我这有个关于CPLD驱动SDRAM,LCD的小项目,哪位有兴趣搞一下 ccs 2019-6-15 01387 ccs 2019-6-15 05:45
预览 请问有做FPGA挖矿的吗? ccs 2019-6-15 11209 ccs 2019-6-15 05:44
预览 请问PL扩展的以太网,占用的是fpga的高速口么 ccs 2019-6-15 01464 ccs 2019-6-15 05:43
预览 FPGA限制因素:成本、功耗和编程设计 fpga_feixiang 2019-6-14 01439 fpga_feixiang 2019-6-14 14:17
预览 FPGA—“万能芯片” fpga_feixiang 2019-6-14 01385 fpga_feixiang 2019-6-14 14:16
预览 兄弟萌,谁知道FPGA接6V会烧掉吗 ccs 2019-6-14 01345 ccs 2019-6-14 10:45
预览 现在想在fpga的板上用ila抓信号,可以随bit文件一起产生的.ltx文件没产生,怎么回事? ccs 2019-6-14 01166 ccs 2019-6-14 10:41
预览 知道xilinx的设计怎么输出网表和时序反标文件做后仿吗? ccs 2019-6-14 01361 ccs 2019-6-14 08:40
预览 跨越FPGA的障碍 fpga_feixiang 2019-6-13 01397 fpga_feixiang 2019-6-13 17:02
预览 FPGA的过去,现在和未来 fpga_feixiang 2019-6-13 01305 fpga_feixiang 2019-6-13 17:00
预览 FPGA视频输入怎么处理? 新人帖 gasonchen 2019-6-12 01554 gasonchen 2019-6-12 22:54
预览 一个死磕FPGA 9年的大龄工程师的肺腑之言 fpga_feixiang 2019-6-12 01487 fpga_feixiang 2019-6-12 15:34
预览 6个步骤 让你成为FPGA设计高手 fpga_feixiang 2019-6-12 01292 fpga_feixiang 2019-6-12 15:33
预览 fpga高性能计算方向大概要学什么,现在没头绪 ccs 2019-6-12 21395 大鹏 2019-6-12 15:22
预览 各位大佬,dds 输出在示波器观察,相位抖动的原因是什么? ccs 2019-6-12 11291 大鹏 2019-6-12 15:22
预览 FPGA图像处理的前景 fpga_feixiang 2019-6-9 11215 大鹏 2019-6-9 15:22
预览 有没有做过des加密解密的和我探讨一下呗 ccs 2019-6-9 01219 ccs 2019-6-9 08:06
预览 什么是亚稳态?为什么两级触发器可以防止亚稳态传播? fpga_feixiang 2019-6-7 01215 fpga_feixiang 2019-6-7 14:20
预览 为什么触发器要满足建立时间和保持时间 fpga_feixiang 2019-6-7 01298 fpga_feixiang 2019-6-7 14:20
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-12-16 04:01 , Processed in 0.056923 second(s), 17 queries .

Powered by Discuz! X3.4

Copyright © 2001-2023, Tencent Cloud.

返回顶部 返回版块