集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
收藏本版 (8) |订阅

FPGA技术交流 今日: 3 |主题: 13210|排名: 2 

作者 回复/查看 最后发表
预览 SDRAM芯片学习设计资料 attachment Python029 2018-9-4 0860 Python029 2018-9-4 10:33
预览 RTC学习资料 attachment Python029 2018-9-4 0869 Python029 2018-9-4 10:32
预览 MAX232设计资料 attachment Python029 2018-9-4 0839 Python029 2018-9-4 10:31
预览 cyclone4芯片手册 attachment Python029 2018-9-4 0935 Python029 2018-9-4 10:27
预览 IIC数据手册 attachment Python029 2018-9-4 0987 Python029 2018-9-4 10:26
预览 FPGA开发全攻略——FPGA开发基本流程 fpga_feixiang 2018-9-3 1880 lixirui 2018-9-4 09:07
预览 用FPGA的直写硬盘图像记录技术 attachment Sunlife 2015-9-16 21021 lixirui 2018-9-4 08:57
预览 dds信号发生器 attachment 追风筝的人 2018-9-3 01022 追风筝的人 2018-9-3 14:22
预览 基于FPGA实现的超宽带无线通信跳时控制器研究 attachment Sunlife 2015-9-5 1994 Sunlife 2018-9-3 11:51
预览 基于FPGA的神经网络硬件实现方法 attachment Sunlife 2015-9-5 11065 Sunlife 2018-9-3 11:51
预览 基于FPGA的FQPSK调制的设计与实现 attachment Sunlife 2015-9-5 21037 Sunlife 2018-9-3 11:50
预览 夏宇闻数字逻辑设计教程 attachment Python029 2018-9-3 0818 Python029 2018-9-3 10:17
预览 Verilog hdl语言(最后的丝丝细语) attachment Python029 2018-9-3 0834 Python029 2018-9-3 10:16
预览 SDRAM设计相关资料 attachment Python029 2018-9-3 0763 Python029 2018-9-3 10:15
预览 时钟化和信号的长度 attachment Python029 2018-9-3 0888 Python029 2018-9-3 10:14
预览 FPGA资源整合的概念 attachment Python029 2018-9-3 0808 Python029 2018-9-3 10:14
预览 FPGA时序篇设计资料 attachment Python029 2018-9-3 0906 Python029 2018-9-3 10:13
预览 Verilog hdl设计 attachment Python029 2018-9-3 0769 Python029 2018-9-3 10:12
预览 VERILOG 学习设计资料 attachment Python029 2018-9-3 0769 Python029 2018-9-3 10:12
预览 用FPGA实现abc坐标系的三维空间矢量调制算法 attachment Sunlife 2015-9-16 1955 Sunlife 2018-9-2 14:48
预览 用FPGA实现ARINC429接口和总线数据接收 attachment Sunlife 2015-9-16 1926 Sunlife 2018-9-2 14:46
预览 用FPGA实现OLED灰度级显示 attachment Sunlife 2015-9-16 1987 Sunlife 2018-9-2 14:46
预览 新型紫外光通信系统调制解调器的FPGA实现 attachment Sunlife 2015-9-16 11167 Sunlife 2018-9-1 13:17
预览 基于矢量控制的高性能交流电机速度伺服控制器的FPGA实现 attachment Sunlife 2015-9-16 11166 Sunlife 2018-9-1 13:17
预览 FPGA的PS2代码 fpga_feixiang 2018-8-9 31284 lixirui 2018-9-1 10:09
预览 Verilog 建模篇 attachment Python029 2018-8-29 2994 Python029 2018-8-31 09:46
预览 Verilog 语法学习资料 attachment Python029 2018-8-29 2963 Python029 2018-8-31 09:45
预览 ARN开发环境与工程框架 attachment Python029 2018-8-29 2943 Python029 2018-8-31 09:44
预览 modelsim 仿真工具使用资料 attachment Python029 2018-8-30 11069 Python029 2018-8-31 09:43
预览 程序固化学习资料 attachment Python029 2018-8-30 1988 Python029 2018-8-31 09:43
预览 关于DDR3的时序(Altera的外部存储器接口手册) 晓灰灰 2018-3-14 92465 lixirui 2018-8-31 09:20
预览 SPI协议概括 fpga_feixiang 2018-6-1 41346 lixirui 2018-8-31 09:04
预览 对Verilog 初学者比较有用的整理(转自它处) fpga_feixiang 2018-8-30 01129 fpga_feixiang 2018-8-30 11:23
预览 ARM学习指导教程 attachment Python029 2018-8-29 1860 Python029 2018-8-30 11:06
预览 FPGA 资源整合的概念 attachment Python029 2018-8-29 11230 Python029 2018-8-30 11:04
预览 Verilog 时序篇 attachment Python029 2018-8-29 1846 Python029 2018-8-30 11:03
预览 波形发生器设计资料 attachment Python029 2018-8-25 31263 Python029 2018-8-30 11:02
预览 ADC_DAC基础知识 attachment Python029 2018-8-28 31381 Python029 2018-8-30 11:02
预览 ARM入门教程 attachment Python029 2018-8-29 21061 Python029 2018-8-30 11:02
预览 为什么我的内部信号老是显示no data,而输入输出信号是正常的 新人帖 nice677093 2018-8-29 1991 nice677093 2018-8-29 23:46
下一页 »

快速发帖

还可输入 80 个字符
您需要登录后才可以发帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-5-9 12:45 , Processed in 0.053268 second(s), 16 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

返回顶部 返回版块