FPGA技术交流今日: 0|主题: 13347|排名: 5

1 ... 89 90 91 929394 95 96 97 ... 334 / 334 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


预览 VHDL操作符	fpga_feixiang 2019-3-9	11115	大鹏 2019-3-10 13:38
预览 verilog 基础语法-端口	fpga_feixiang 2019-3-1	11088	大鹏 2019-3-9 14:11
预览 FPGA硬件加速	fpga_feixiang 2019-3-3	31635	大鹏 2019-3-9 14:11
预览 VHDL SXT函数	fpga_feixiang 2019-3-8	11219	zxopenhl 2019-3-9 14:08
预览有高人了解射频采样抽取算法么类似于示波器	ccs 2019-3-9	11031	ccs 2019-3-9 11:24
预览有没有18.1 update2的破解哈	ccs 2019-3-9	01060	ccs 2019-3-9 10:06
预览在ISE中，选择某个文件后，可以双击Viwe HDL Instantiation Template来生成例化模...	ccs 2019-3-9	01134	ccs 2019-3-9 10:05
预览 FIR_filters_设计	晓灰灰 2019-3-7	31250	大鹏 2019-3-8 13:40
预览 VHDL中常用函数类型转换程序包	fpga_feixiang 2019-3-7	31295	大鹏 2019-3-8 13:40
预览新征程：捷配开启PCB+SMT一站式服务体验！	艾弗森 2019-3-8	01513	艾弗森 2019-3-8 10:30
预览借贵地发个急聘信息，京信通信急聘FPGA工程师	yamaha2019 2019-3-8	01173	yamaha2019 2019-3-8 10:23
预览资料分享：[中文版][第四版]计算机系统结构：量化研究方法	晓灰灰 2019-3-5	51859	晓灰灰 2019-3-7 14:46
预览 Xilinx有没有8*8mm以内体积，并且内部带adc转换器的fpga	ccs 2019-3-7	11160	大鹏 2019-3-7 10:37
预览据IEEE-754标准来看做浮点数的除法器指数部分位宽为12位，尾数部分位宽为14位	ccs 2019-3-7	11351	大鹏 2019-3-7 10:37
预览保持时间违例，有什么好的解决办法	ccs 2019-3-7	11139	zxopenhl 2019-3-7 10:35
预览 uart与ddr3通信显示图像，原本一张图像分为了好几次显示，是什么原因啊	ccs 2019-3-7	01221	ccs 2019-3-7 10:09
预览保持时间违例，有什么好的解决办法	ccs 2019-3-7	11158	ccs 2019-3-7 09:51
预览 Xilinx有没有8*8mm以内体积，并且内部带adc转换器的fpga	ccs 2019-3-7	01091	ccs 2019-3-7 09:50
预览 17.0版本里没有DDIO 这个IP核吗？	ccs 2019-3-7	01194	ccs 2019-3-7 09:48
预览 vhdl和verilog的应用实例	fpga_feixiang 2019-3-6	11379	zhangyukun 2019-3-7 09:40
预览 vhdl和verilog哪个好	fpga_feixiang 2019-3-6	01469	fpga_feixiang 2019-3-6 17:36
预览资料分享：FIR数字滤波器的FPGA实现	晓灰灰 2019-3-4	51779	大鹏 2019-3-6 12:20
预览有人做过fifo乒乓操作吗	ccs 2019-3-4	31278	ccs 2019-3-4 10:27
预览亲们有对nandflash 比较熟悉的吗擦除显示全是坏块，然后就跳过了	ccs 2019-3-3	11088	大鹏 2019-3-3 15:01
预览 Veloce仿真环境下的SoC端到端硬件加速器功能验证	fpga_feixiang 2019-3-3	11193	大鹏 2019-3-3 15:01
预览从 LTE 无线通信算法到 FPGA 原型实现：一套完整的 MATLAB & Simulink 工作流程	fpga_feixiang 2019-3-2	21544	zhangyukun 2019-3-3 09:41
预览调用ip核进行128点的fft，输入数据是16位宽的有符号数，低三位是小数部分，那进行f...	ccs 2019-3-3	01161	ccs 2019-3-3 07:14
预览 microblaze软核的程序空间和内存空间，以及实际占用程序空间和内存空间，在哪个文...	ccs 2019-3-3	01073	ccs 2019-3-3 07:13
预览初学verilog必看	fpga_feixiang 2019-3-2	21350	Sunlife 2019-3-2 16:27
预览 VHDL入门学习-程序组成	fpga_feixiang 2019-2-27	31595	大鹏 2019-3-2 16:03
预览 xilinx芯片器件原理图封装和PCB封装哪里可以找到呢？谢谢	ccs 2019-3-2	0978	ccs 2019-3-2 14:19
预览什么是VHDL语言,有什么用?	fpga_feixiang 2019-2-28	11210	Sunlife 2019-2-28 16:31
预览 vhdl和verilog的区别_vhdl和verilog哪个好？	fpga_feixiang 2019-2-27	11272	Sunlife 2019-2-27 18:04
预览各位大佬，请问跑个跑马灯的nios功耗是多少？	ccs 2019-2-26	01174	ccs 2019-2-26 18:23
预览怎么把已有的逻辑约束到一个地方然后保持不动	ccs 2019-2-26	11138	ccs 2019-2-26 18:23
预览请问ise怎么生成IP的example	ccs 2019-2-25	01176	ccs 2019-2-25 10:19
预览 ise中，跑完综合，在哪个报告中可以看时序是否违例，怎样看	ccs 2019-2-25	01077	ccs 2019-2-25 10:18
预览我买的这款芯片是EP4CE6E22C8N，但是软件里面建工程时只有EP4CE6E22C8，可选这个型..	ccs 2019-2-25	01000	ccs 2019-2-25 10:17
预览至芯科技——英特尔 Altera 卓业工程师基地	晓灰灰 2019-2-24	11175	Sunlife 2019-2-24 15:37
预览相位比较器	fpga_feixiang 2019-2-24	01289	fpga_feixiang 2019-2-24 14:50