FPGA技术交流今日: 0|主题: 13347|排名: 5

1 ... 90 91 92 939495 96 97 98 ... 334 / 334 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


预览关于锁相环（PLL）必须要知道的事	fpga_feixiang 2019-2-23	21217	晓灰灰 2019-2-24 14:19
预览企业实战 FPGA技能树	晓灰灰 2019-2-23	22590	zhangyukun 2019-2-24 09:44
预览至芯科技宣传册	晓灰灰 2019-2-22	22290	晓灰灰 2019-2-23 11:50
预览分享：IC经典面试题100道	晓灰灰 2019-2-21	41222	大鹏 2019-2-23 09:34
预览印制电路板电镀生产线的维护与保养	艾弗森 2019-2-22	11033	zxopenhl 2019-2-23 09:33
预览 VHDL语言优点	fpga_feixiang 2019-2-22	31355	zhangyukun 2019-2-23 08:52
预览 VHDL语言简介	fpga_feixiang 2019-2-22	11235	大鹏 2019-2-22 14:40
预览为什么ise中的Independent Clocks (RD_CLK, WR_CLK), Built-in FIFO，写使能一直为1，	ccs 2019-2-22	01261	ccs 2019-2-22 10:31
预览如果敏感列表里用的是always@(posedge clk or posedge rst),是否会出现程序跑飞的问题	ccs 2019-2-22	11146	Sunlife 2019-2-22 09:48
预览 fft_real_out_int_n = source_real[9] ? (~source_real[9:0]+1) : source_real;	ccs 2019-2-22	21134	Sunlife 2019-2-22 09:46
预览 VHDL操作符	fpga_feixiang 2019-2-21	11233	zhangyukun 2019-2-22 09:38
预览 VHDL学习笔记	fpga_feixiang 2019-2-21	11334	zhangyukun 2019-2-22 09:38
预览 verilog中的可综合与不可综合	fpga_feixiang 2019-2-20	21484	zxopenhl 2019-2-21 09:23
预览问下大家，有人会vivado时序约束吗	ccs 2019-2-20	01104	ccs 2019-2-20 19:33
预览 DDR3写操作状态机在idle状态，写数据128bit老是发生跳变是怎么回事？	ccs 2019-2-20	01089	ccs 2019-2-20 19:28
预览谁有AR0230的寄存器手册，恳请分享一下，多谢多谢！	ccs 2019-2-20	01076	ccs 2019-2-20 18:50
预览中国发展自主FPGA产业迎来窗口期	月影星痕 2019-2-19	51794	YK168 2019-2-20 15:50
预览资料分享：简历而已	晓灰灰 2019-2-19	32539	zxopenhl 2019-2-20 12:20
预览请教群里大神如何处理adc基线不在零点偏上或者偏下的 FPGA如何去掉信号的直流分量	ccs 2019-2-20	11084	ccs 2019-2-20 11:22
预览想请教个问题，以太网数据包的crc校验是对整个包校验还是对包中的某些数据段校验	ccs 2019-2-20	11212	ccs 2019-2-20 09:26
预览 fpga差分时钟输入，对于幅度和摆幅范围有什么要求？	ccs 2019-2-19	01149	ccs 2019-2-19 17:35
预览 FPGA想跨入3.0时代还早着呢	月影星痕 2019-2-18	31228	Sunlife 2019-2-19 09:43
预览学习心得分享：I2C学习心得	晓灰灰 2019-2-18	21171	zhangyukun 2019-2-19 09:06
预览 VHDL入门学习-程序组成	fpga_feixiang 2019-2-17	31573	晓灰灰 2019-2-18 16:52
预览 Verilog HDL 基本语法回顾	fpga_feixiang 2019-2-17	11316	zhangyukun 2019-2-18 09:14
预览 FPGA内部RAM有什么用?	月影星痕 2019-2-17	31225	大鹏 2019-2-17 14:40
预览 vhdl和verilog的区别	fpga_feixiang 2019-2-16	11207	zhangyukun 2019-2-17 09:14
预览 vhdl和verilog的区别_vhdl和verilog哪个好？	fpga_feixiang 2019-2-16	01184	fpga_feixiang 2019-2-16 13:50
预览库语句（Library）	fpga_feixiang 2019-2-15	21294	大鹏 2019-2-16 10:00
预览通俗讲解单片机、ARM、MUC、DSP、FPGA、嵌入式错综复杂的关系！	月影星痕 2019-2-16	31286	zxopenhl 2019-2-16 09:58
预览 FPC板面生产常见的问题分析及解决方法	艾弗森 2019-2-15	11332	zhangyukun 2019-2-16 09:22
预览包（Package）	fpga_feixiang 2019-2-15	11233	zhangyukun 2019-2-16 09:21
预览我国FPGA人才仅为美国1/10，改善现状需要10年	fpga_feixiang 2019-2-14	21604	月影星痕 2019-2-15 11:15
预览国产FPGA取得突破中国FPGA不再受制于人	月影星痕 2019-2-15	11345	月影星痕 2019-2-15 10:51
预览人才缺乏难以成就FPGA龙头企业	fpga_feixiang 2019-2-14	11207	zxopenhl 2019-2-15 09:56
预览 Xilinx Spartan 6 FPGA配置SPI Flash 芯片 ...2	lcytms 2019-2-14	114493	大鹏 2019-2-14 14:16
预览 FPGA是什么？为什么要使用它？	fpga_feixiang 2019-2-13	11148	zxopenhl 2019-2-14 14:15
预览我国FPGA人才仅为美国1/10，改善现状需要10年	fpga_feixiang 2019-2-13	01164	fpga_feixiang 2019-2-13 14:26
预览 Verilog代码优化之case语句	fpga_feixiang 2019-1-30	11300	大鹏 2019-2-13 09:20
预览 assign PSSAA=( GOO<2 )? AA:PSSAA; 这样写有问题吗	ccs 2019-2-1	11129	zxopenhl 2019-2-13 09:19